金屬氧化物薄膜晶體管及其制備方法
【專利摘要】本發(fā)明涉及一種金屬氧化物薄膜晶體管及其制備方法，該薄膜晶體管包括基板，依次形成于基板上的源電極、阻擋層、漏電極，形成于漏電極、源電極的側面上的半導體有源層，該半導體有源層與所述漏電極、所述源電極相接觸。本發(fā)明的金屬氧化物薄膜晶體管是一種新型的薄膜晶體管結構，源漏電極平行于基板設置，半導體有源層則以大致垂直或階梯覆蓋的方式分別與源電極、漏電極相接觸，從而得到一種與以往半導體有源層平行于基板的薄膜晶體管結構截然不同的薄膜晶體管。在這種結構中溝道長度不再由光刻工藝直接決定，而是由源電極、漏電極分別與半導體有源層相接觸的側面的長度決定，因此可制得具有短溝道的薄膜晶體管。
【專利說明】
金屬氧化物薄膜晶體管及其制備方法
技術領域
[0001]本發(fā)明涉及晶圓制造領域及顯示技術領域，具體是一種金屬氧化物薄膜晶體管及其制備方法。
【背景技術】
[0002]近年來隨著液晶顯示器尺寸的不斷增大，驅動電路的頻率不斷提高，現有的非晶硅薄膜晶體管迀移率已經很難滿足要求，故具有更高迀移率的薄膜晶體管成為相關企業(yè)和研發(fā)人員的關注熱點。高迀移率的薄膜晶體管包括多晶硅薄膜晶體管和金屬氧化物薄膜晶體管，其中多晶硅薄膜晶體管雖然具有較高的迀移率，但是其均一性較差、制作工藝較為復雜，故而成本較高、產量較低;相比較而言，金屬氧化物薄膜晶體管在兼有高迀移率的同時，還具有良好的均一性、相對較低的工藝成本，因此被認為是下一代平板顯示中的關鍵技術。
[0003]隨著顯示器性能的提高，要求薄膜晶體管器件具有更短的溝道，這是因為短溝道器件具有較大的寬長比，可以使得薄膜晶體管具有較大的開關電流。然而，如圖1所示，為傳統(tǒng)的金屬氧化物薄膜晶體管結構，在傳統(tǒng)的金屬氧化物薄膜晶體管的制備過程中，薄膜晶體管器件的溝道長度L直接受到光刻工藝的限制，要想實現短溝道器件具有較大難度。
【發(fā)明內容】
[0004]為克服現有技術的不足，本發(fā)明的目的在于提供一種新型的金屬氧化物薄膜晶體管及其制備方法，以解決現有技術中薄膜晶體管難以實現短溝道、提高薄膜晶體管性能的問題。
[0005]本發(fā)明包括兩個方面，第一個方面，本發(fā)明提供一種金屬氧化物薄膜晶體管，包括:基板;依次形成于所述基板上的源電極、阻擋層、漏電極;形成于所述漏電極側面上、所述源電極側面上的半導體有源層，所述半導體有源層分別與所述漏電極、所述源電極相接觸。
[0006]【源漏電極I】進一步地，在所述金屬氧化物薄膜晶體管的剖面結構中，所述源電極、所述阻擋層、所述漏電極均為上表面長度小于下表面長度的梯形結構，且所述阻擋層下表面長度與所述源電極上表面長度相同，所述漏電極下表面長度與所述阻擋層上表面長度相同。
[0007]【源漏電極2】進一步地，在所述金屬氧化物薄膜晶體管的剖面結構中，所述源電極、所述阻擋層、所述漏電極均為上表面長度小于下表面長度的梯形結構，所述阻擋層下表面長度與所述源電極上表面相同，所述漏電極形成于所述阻擋層上表面的左側和右側，且位于所述阻擋層左側的漏電極與位于所述阻擋層右側的漏電極是互連的。
[0008]【源漏電極3】進一步地，在所述金屬氧化物薄膜晶體管的剖面結構中，所述源電極、所述阻擋層、所述漏電極均為上表面長度小于下表面長度的梯形結構，所述漏電極下表面長度與所述阻擋層上表面長度相同，所述阻擋層下表面長度小于所述源電極上表面長度，使所述源電極部分暴露在所述阻擋層的覆蓋范圍之外。
[0009]進一步地，所述源電極的左側和右側分別凸出于所述阻擋層下表面設置，使所述源電極的左側和右側分別暴露在所述阻擋層的覆蓋范圍之外。
[0010]【半導體層-圖形化】進一步地，所述半導體有源層為圖形化的半導體有源層，所述圖形化的半導體有源層包括位于左側且同時接觸所述漏電極左側邊和所述源電極左側邊的第一圖形化的半導體有源層，以及位于右側且同時接觸所述漏電極右側邊和所述源電極右側邊的第二圖形化的半導體有源層。
[0011]【阻擋層】可選地，所述阻擋層為絕緣層或半導體阻擋層中的一種。
[0012]可選地，所述絕緣層的材料選用SiNx或S1x中的一種或兩種的結合。
[00?3 ] 可選地，所述半導體阻擋層的材料選用ZnO基、IΠ203基、Sn02基材料中的一種或幾種的結合?？梢岳斫獾氖牵景l(fā)明中的半導體阻擋層為半導體高阻層，即具有較高電阻值的半導體層。
[0014]【還設GI】進一步地，在所述半導體有源層上還形成有柵電極絕緣層。
[0015]【還設柵電極】進一步地，在所述柵電極絕緣層上還形成有柵電極。
[0016]進一步地，所述柵電極為圖形化的柵電極。
[0017]進一步地，所述圖形化的柵電極分別位于所述柵電極絕緣層的左側面和右側面上，位于左側面上的所述圖形化的柵電極同時對應設置在所述第一圖形化的半導體有源層上方，位于右側面上的所述圖形化的柵電極同時對應設置在所述第二圖形化的半導體有源層上方，且位于左側面的所述圖形化的柵電極與位于右側面的所述圖形化的柵電極是互連的。
[0018]【還設PV】進一步地，在所述圖形化的柵電極上形成有鈍化層。
[0019 ]可選地，所述漏電極選用的材料為Al、Mo、Cu或Ag中的一種或幾種的復合材料。
[0020]可選地，所述源電極選用的材料為Al、Mo、Cu或Ag中的一種或幾種的復合材料。
[°021 ] 可選地，所述半導體有源層選用的材料為ZnO基、Ιη2θ3基、Sn02基材料中的一種或幾種的結合。
[OO22 ] 可選地，所述柵電極絕緣層選用的材料為S i Nx、S i Ox中的一種或兩種的結合。
[0023]可選地，所述柵電極采用的材料為Al、Mo、Cu或Ag中的一種或幾種的復合材料。
[OO24 ]可選地，所述鈍化層采用的材料為S i Nx、S i Ox中的一種或兩種的結合。
[0025]第二個方面，本發(fā)明還提供一種上述金屬氧化物薄膜晶體管的制備方法，包括以下步驟:
[0026]準備一基板；
[0027]依次在所述基板上形成源電極、阻擋層、漏電極；
[0028]在所述漏電極側面上、所述源電極側面上形成半導體有源層，使所述半導體有源層分別與所述漏電極、所述源電極相接觸。
[0029]【源漏極-具體】進一步地，在本發(fā)明所述的制備方法中，依次在所述基板上形成源電極、阻擋層、漏電極是在所述基板上形成第一金屬層，在所述第一金屬層上形成阻擋層，在所述阻擋層上形成第二金屬層，對所述第二金屬層、所述阻擋層、所述第一金屬層進行光亥IJ，使所述第一金屬層形成所述源電極，所述第二金屬層形成所述漏電極。
[0030]【半色調或灰階光刻】進一步地，對所述第二金屬層、所述阻擋層、所述第一金屬層進行光刻是利用半色調掩膜版和/或灰階掩膜版，在所述第一金屬層上涂布光阻，并進行曝光、顯影后形成光刻圖形，再經過刻蝕、剝離光阻后，形成所述源電極和所述漏電極。
[0031]【源漏電極結構I】進一步地，在所述金屬氧化物薄膜晶體管的剖面結構中，所述源電極、所述阻擋層、所述漏電極均為上表面長度小于下表面長度的梯形結構，且所述阻擋層下表面長度與所述源電極上表面長度相同，所述漏電極下表面長度與所述阻擋層上表面長度相同。
[0032]【源漏電極結構2】進一步地，在本發(fā)明所述的制備方法中，在所述金屬氧化物薄膜晶體管的剖面結構中，所述源電極、所述阻擋層、所述漏電極均為上表面長度小于下表面長度的梯形結構，所述阻擋層下表面長度與所述源電極上表面相同，所述漏電極形成于所述阻擋層上表面的左側和右側，且位于所述阻擋層左側的漏電極與位于所述阻擋層右側的漏電極是互連的。
[0033]【源漏電極結構3】進一步地，在本發(fā)明所述的制備方法中，在所述金屬氧化物薄膜晶體管的剖面結構中，所述源電極、所述阻擋層、所述漏電極均為上表面長度小于下表面長度的梯形結構，所述漏電極下表面長度與所述阻擋層上表面長度相同，所述阻擋層下表面長度小于所述源電極上表面長度，使所述源電極部分暴露在所述阻擋層的覆蓋范圍之外。
[0034]進一步地，所述源電極的左側和右側分別凸出于所述阻擋層下表面設置，使所述源電極的左側和右側分別暴露在所述阻擋層的覆蓋范圍之外。
[0035]【半導體有源層-具體】進一步地，在本發(fā)明所述的制備方法中，在所述漏電極、所述源電極的側面上形成半導體有源層是對所述半導體有源層進行光刻，得到圖形化的半導體有源層，所述圖形化的半導體有源層包括位于左側且同時接觸所述漏電極左側邊和所述源電極左側邊的第一圖形化的半導體有源層，以及位于右側且同時接觸所述漏電極右側邊和所述源電極右側邊的第二圖形化的半導體有源層。
[0036]【阻擋層】可選地，所述阻擋層為絕緣層或半導體阻擋層中的一種。
[0037]可選地，所述絕緣層的材料選用SiNx或S1x中的一種或兩種的結合。
[0038]可選地，所述半導體阻擋層的材料選用ZnO基、IΠ203基、Sn02基材料中的一種或幾種的結合?？梢岳斫獾氖牵景l(fā)明中的半導體阻擋層為半導體高阻層，即具有較高電阻值的半導體層。
[0039]【柵絕緣層】進一步地，在本發(fā)明所述的制備方法中，還包括以下步驟:在所述半導體有源層上形成柵電極絕緣層。
[0040]【柵電極】進一步地，在本發(fā)明所述的制備方法中，還包括以下步驟:在所述柵電極絕緣層上形成柵電極。
[0041]【柵電極-具體光刻】進一步地，在所述柵電極絕緣層上形成柵電極是在所述柵電極絕緣層上沉積第三金屬層，對所述第三金屬層進行光刻，得到圖形化的柵電極。
[0042]【柵電極-具體】進一步地，所述圖形化的柵電極分別位于所述柵電極絕緣層的左側面和右側面上，位于左側面上的所述圖形化的柵電極同時對應設置在所述第一圖形化的半導體有源層上方，位于右側面上的所述圖形化的柵電極同時對應設置在所述第二圖形化的半導體有源層上方，且位于左側面的所述圖形化的柵電極與位于右側面的所述圖形化的柵電極是互連的。
[0043]【鈍化層】進一步地，在本發(fā)明所述的制備方法中，還包括以下步驟:在所述圖形化的柵電極上形成鈍化層。
[0044]【材料】可選地，所述漏電極選用的材料為Al、Mo、Cu或Ag中的一種或幾種的復合材料。
[0045]可選地，所述源電極選用的材料為Al、Mo、Cu或Ag中的一種或幾種的復合材料。
[0046]可選地，所述半導體有源層選用的材料為ZnO基、Ιη2θ3基、Sn02基材料中的一種或幾種的結合。
[0047 ] 可選地，所述柵電極絕緣層選用的材料為S i Nx、S i Ox中的一種或兩種的結合。
[0048]可選地，所述柵電極采用的材料為Al、Mo、Cu或Ag中的一種或幾種的復合材料。
[0049 ]可選地，所述鈍化層采用的材料為S i Nx、S i Ox中的一種或兩種的結合。
[0050]與現有技術相比，本發(fā)明的有益效果如下:
[0051]在常規(guī)金屬氧化物薄膜晶體管結構中，通常是在基板上依次形成柵極、柵極絕緣層、半導體有源層等結構，在半導體有源層兩側分別形成源電極和漏電極，這種結構中薄膜晶體管的溝道長度受限于光刻工藝的精度等問題，難以實現較短的溝道長度。而在本發(fā)明中，提供了一種新型的金屬氧化物薄膜晶體管及其制備方法，首先在基板上形成源電極和漏電極，并在二者之間設置阻擋層以區(qū)分各自結構，從而使得源電極、漏電極、阻擋層平行于基板且各膜層之間也互相平行。然后再使半導體有源層分別形成于漏電極的左右兩側，同時也形成于源電極的左右兩側，進而再形成柵電極絕緣層和柵電極等結構。即:源漏電極平行于基板設置，半導體有源層則以大致垂直或階梯覆蓋的方式分別與源電極、漏電極相接觸，從而得到一種與以往半導體有源層平行于基板的薄膜晶體管結構截然不同的薄膜晶體管。
[0052]在本發(fā)明的金屬氧化物薄膜晶體管中，溝道長度不再由光刻工藝直接決定，而是由源電極、漏電極分別與半導體有源層相接觸的側面的長度決定，由于不再受限于復雜的光刻工藝，故而能夠制得具有較短溝道的薄膜晶體管，從而提高薄膜晶體管的開態(tài)電流等器件性能，使其能夠滿足更高性能的顯示其要求。
[0053]此外，在本發(fā)明的金屬氧化物薄膜晶體管中，還可以通過增加源電極在基板上的長度，使源電極充分發(fā)揮遮光層的作用，以減少背光光照對薄膜晶體管器件特性的影響，進一步提升薄膜晶體管性能。
[0054]最后，在本發(fā)明的金屬氧化物薄膜晶體管中，還可以通過將漏電極設計為分別位于阻擋層左右兩側且該左右兩側在薄膜晶體管的平面結構中相連通的結構，好處在于可以減少漏電極與柵電極之間的重疊部分，從而減少寄生電容，提高薄膜晶體管的性能。
【附圖說明】
[0055]圖1是現有技術的金屬氧化物薄膜晶體管的結構示意圖。
[0056]圖2A至圖2F是本發(fā)明實施例一中金屬氧化物薄膜晶體管的制備方法的工藝流程圖(金屬氧化物薄膜晶體管為剖面)。
[0057]圖2G是本發(fā)明實施例一中金屬氧化物薄膜晶體管的平面結構透視圖。
[0058]圖3是本發(fā)明實施例一中金屬氧化物薄膜晶體管的剖面結構示意圖。
[0059]圖4A是本發(fā)明實施例二中金屬氧化物薄膜晶體管的剖面結構示意圖。
[0060]圖4B是本發(fā)明實施例二中金屬氧化物薄膜晶體管的平面結構透視圖。
[0061]圖5是本發(fā)明實施例三中金屬氧化物薄膜晶體管的剖面結構示意圖?！揪唧w實施方式】
[0062] 實施例一
[0063 ]本實施例提供一種金屬氧化物薄膜晶體管的制備方法，包括以下步驟:
[0064]如圖2A所示，準備一基板I，通過濺射方法依次在基板I上沉積形成第一金屬層21、阻擋層22、第二金屬層23，其中第一金屬層和第二金屬層均采用金屬Mo，阻擋層采用S1x材料。在本實施例中，阻擋層既可以是絕緣層，也可以是電阻值較高的半導體層一一半導體高阻層。當阻擋層為絕緣層時，還可以采用SiNx材料；當阻擋層為半導體高阻層時，可以采用ZnO基、SnO2基或者In2O3基等透明氧化物半導體材料。本實施例中的第一金屬層、第二金屬層也可采用其它金屬材料，例如采用Al、Cu、Ag等金屬材料。
[0065]如圖2B所示，對上述第一金屬層、阻擋層、第二金屬層進行光刻，具體為:在第二金屬層23上涂布光阻(圖未示)，利用半色調掩膜版進行曝光、顯影以使第一金屬層21、阻擋層22、第二金屬層23形成光刻圖形，再對處于光阻保護范圍之外的第一金屬層、阻擋層、第二金屬層進行刻蝕，然后剝離光阻，使第一金屬層形成源電極24，第二金屬層形成漏電極25。在本實施例中，從金屬氧化物金屬氧化物薄膜晶體管的剖面結構來看(即圖2B所示結構)，經過光刻后，形成了分別平行于基板I的膜層一一源電極24、阻擋層22、漏電極25。在本實施例中，源電極24、阻擋層22、漏電極25均為連續(xù)、完整的膜層，且各膜層的長度分別由下表面至上表面逐漸減小，使三者在金屬氧化物薄膜晶體管的剖面結構中形成上短下長的梯形。其中，阻擋層22下表面剛好覆蓋源電極24上表面，漏電極25下表面剛好覆蓋阻擋層22上表面?？梢岳斫獾氖?，在本實施例的制備方法中，還可以利用灰階掩膜版對上述第一金屬層、阻擋層、第二金屬層進行曝光，最終也可得到具有光刻圖形的源電極和漏電極。
[0066]如圖2C所示，接著在基板1、源電極24、阻擋層22、漏電極25暴露在外的表面上通過濺射方法沉積ZnO基材料作為半導體有源層，并對其進行光刻，具體為:在半導體有源層上涂布光阻，并進行曝光、顯影以形成光刻圖形，再經過刻蝕、剝離光阻，形成圖形化的半導體有源層3。該圖形化的半導體有源層3包括位于左側且同時接觸漏電極25左側邊和源電極24左側邊的第一圖形化的半導體有源層31，以及位于右側且同時接觸漏電極25右側邊和源電極24右側邊的第二圖形化的半導體有源層32。此外，該圖形化的半導體有源層3也分別與阻擋層22的左側邊和右側邊相接觸。可以理解的是，該半導體有源層還可以采用SnO2基以及In2O3基等透明氧化物半導體材料。
[0067]在本實施例中，從金屬氧化物薄膜晶體管的剖面結構來看(即圖2C所示結構)，圖形化的半導體有源層是從源電極、漏電極的左右兩側面分別與二者相接觸的，因此溝道是在源電極、漏電極的左右兩側面上形成的，即本實施例的薄膜晶體管的溝道長度主要取決于源電極、漏電極在左右兩側面上的長度，而不再受限于光刻工藝條件，故本實施例的薄膜晶體管可以實現短溝道結構。
[0068]如圖2D所示，接著在基板1、圖形化的半導體有源層3、漏電極25暴露在外的表面上通過濺射方法沉積S1x作為柵電極絕緣層4。該柵電極絕緣層還可以采用SiNx、Al203等絕緣體材料。
[0069]如圖2E所示，接著在柵電極絕緣層4上通過濺射方法沉積金屬Mo作為第三金屬層，并對該第三金屬層進行光刻，具體為:在第三金屬層上涂布光阻，并進行曝光、顯影以形成光刻圖形，再經過刻蝕、剝離光阻，形成圖形化的柵電極5。從金屬氧化物薄膜晶體管的剖面結構來看(即圖2E所示結構)，該柵電極5分別位于柵電極絕緣層4的左右兩側;然而如圖2G所示，從金屬氧化物薄膜晶體管的平面結構透視圖來看，位于左側的柵電極與位于右側的柵電極在金屬氧化物薄膜晶體管的平面結構上是相連通的。可以理解的是，為了清楚顯示柵電極在金屬氧化物薄膜晶體管的平面結構中的連通特性，在圖2G中僅示出了金屬氧化物薄膜晶體管的部分主要結構，包括源電極、漏電極、阻擋層、圖形化的半導體有源層以及柵電極。
[0070]如圖2F所示，接著在柵電極絕緣層4、柵電極5暴露在外的表面上通過濺射方法沉積SiNx材料作為鈍化層6。
[0071]可以理解的是，本實施例的制備方法中在沉積形成第一金屬層、第二金屬層、第三金屬層、半導體有源層時還可以采用蒸鍍、溶膠凝膠方法中的一種。本實施例的制備方法中在沉積形成柵電極絕緣層、鈍化層、阻擋層時還可以采用化學氣相沉積方法。
[0072]本實施例還提供一種采用上述制備方法得到的金屬氧化物薄膜晶體管，如圖3所示，該金屬氧化物薄膜晶體管包括基板I，依次形成于基板I上的源電極24、阻擋層22、漏電極25，分別形成于源電極24、漏電極25的左右兩側面上圖形化的半導體有源層3，形成于基板1、圖形化的半導體有源層3、漏電極25暴露在外的表面上的柵電極絕緣層4，形成于柵電極絕緣層4的左右兩側的柵電極5，且位于左側的柵電極與位于右側的柵電極在該金屬氧化物薄膜晶體管的平面上是相連通的。在本實施例中，源電極和漏電極均以平行于基板的平面結構設置在基板上，而圖形化的半導體有源層則以大致垂直或者階梯覆蓋的方式設置在源電極、漏電極的左右兩側，即源電極和漏電極的側面長度決定了薄膜晶體管的溝道長度。這種結構無需受限于光刻工藝，屬于一種新型的金屬氧化物薄膜晶體管結構，可實現金屬氧化物薄膜晶體管的短溝道結構。
[0073]在本實施例中，金屬氧化物薄膜晶體管的各膜層結構所采用的材料即為上述制備方法中記載的材料，此處不再贅述。
[0074]實施例二
[0075]本實施例與實施例一制備方法的不同之處僅在于，如圖4A所示，對第一金屬層、阻擋層、第二金屬層進行光刻后，從金屬氧化物金屬氧化物薄膜晶體管的剖面結構來看，使光刻后形成的漏電極25分別位于阻擋層22上表面的左右兩側，使阻擋層22上表面的中間部分暴露，但同時如圖4B所示，從金屬氧化物薄膜晶體管的平面結構俯視圖來看，位于左側的漏電極與位于右側的漏電極是相連的?？梢岳斫獾氖?，為了清楚顯示漏電極在金屬氧化物薄膜晶體管的平面結構中的連通特性，在圖4B中僅示出了金屬氧化物薄膜晶體管的部分主要結構，包括源電極、漏電極、阻擋層、圖形化的半導體有源層以及柵電極。
[0076]通過本實施例制備方法得到的金屬氧化物薄膜晶體管，雖然從金屬氧化物薄膜晶體管的平面結構來看，漏電極是連續(xù)的結構，但是從金屬氧化物金屬氧化物薄膜晶體管的剖面結構來看，漏電極分別位于阻擋層上表面的左側和右側，這種結構設計使得柵電極與漏電極之間的重疊部分有所減少，從而減少了寄生電容，提高了薄膜晶體管的性能。
[0077]實施例三
[0078]本實施例與實施例一制備方法的不同之處僅在于，對第一金屬層、阻擋層、第二金屬層進行光刻時，是利用灰階掩膜版進行曝光、顯影，最終如圖5所示，從金屬氧化物金屬氧化物薄膜晶體管的剖面結構來看，阻擋層22下表面僅覆蓋了部分源電極，光刻后形成的源電極24上表面長度大于阻擋層22下表面長度，S卩:源電極24的左側和右側分別凸出于阻擋層22、漏電極25設置，暴露在阻擋層22、漏電極25覆蓋的范圍之外。
[0079]通過本實施例制備方法得到的金屬氧化物薄膜晶體管，從金屬氧化物金屬氧化物薄膜晶體管的剖面結構來看，由于源電極在基板上的長度有所增加，使得源電極可充分發(fā)揮遮光層的作用，由此來減少背光光照對薄膜晶體管器件特性的影響，進一步提升薄膜晶體管性能。
[0080]以上僅對金屬氧化物薄膜晶體管的主體結構進行了說明，該金屬氧化物薄膜晶體管還可以包括其它常規(guī)的功能結構，在本發(fā)明中不再一一贅述。
[0081]以上所述為本發(fā)明的【具體實施方式】，其目的是為了清楚說明本發(fā)明而作的舉例，并非是對本發(fā)明的實施方式的限定。對于所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明權利要求的保護范圍之內。
【主權項】
1.一種金屬氧化物薄膜晶體管，其特征在于，所述金屬氧化物薄膜晶體管包括:基板；依次形成于所述基板上的源電極、阻擋層、漏電極;形成于所述漏電極、所述源電極的側面上的半導體有源層，所述半導體有源層分別與所述漏電極、所述源電極相接觸。2.如權利要求1所述的金屬氧化物薄膜晶體管，其特征在于:在所述金屬氧化物薄膜晶體管的剖面結構中，所述源電極、所述阻擋層、所述漏電極均為上表面長度小于下表面長度的梯形結構，且所述阻擋層下表面長度與所述源電極上表面長度相同，所述漏電極下表面長度與所述阻擋層上表面長度相同。3.如權利要求1所述的金屬氧化物薄膜晶體管，其特征在于:所述源電極、所述阻擋層、所述漏電極均為上表面長度小于下表面長度的梯形結構，所述阻擋層下表面長度與所述源電極上表面相同，所述漏電極形成于所述阻擋層上表面的左側和右側，且位于所述阻擋層左側的漏電極與位于所述阻擋層右側的漏電極是互連的。4.如權利要求1所述的金屬氧化物薄膜晶體管，其特征在于:在所述金屬氧化物薄膜晶體管的剖面結構中，所述源電極、所述阻擋層、所述漏電極均為上表面長度小于下表面長度的梯形結構，所述漏電極下表面長度與所述阻擋層上表面長度相同，所述阻擋層下表面長度小于所述源電極上表面長度，使所述源電極部分暴露在所述阻擋層的覆蓋范圍之外。5.如權利要求1-4任一項所述的金屬氧化物薄膜晶體管，其特征在于:所述半導體有源層為圖形化的半導體有源層，所述圖形化的半導體有源層包括位于左側且同時接觸所述漏電極左側邊和所述源電極左側邊的第一圖形化的半導體有源層，以及位于右側且同時接觸所述漏電極右側邊和所述源電極右側邊的第二圖形化的半導體有源層。6.如權利要求5任一項所述的金屬氧化物薄膜晶體管，其特征在于:在所述半導體有源層上還形成有柵電極絕緣層，在所述柵電極絕緣層上還形成有圖形化的柵電極，所述圖形化的柵電極分別位于所述柵電極絕緣層的左側面和右側面上，位于左側面上的所述圖形化的柵電極同時對應設置在所述第一圖形化的半導體有源層上方，位于右側面上的所述圖形化的柵電極同時對應設置在所述第二圖形化的半導體有源層上方，且位于左側面的所述圖形化的柵電極與位于右側面的所述圖形化的柵電極是互連的。7.—種金屬氧化物薄膜晶體管的制備方法，其特征在于，包括以下步驟:準備一基板；依次在所述基板上形成源電極、阻擋層、漏電極;在所述漏電極、所述源電極的側面上形成半導體有源層，使所述半導體有源層分別與所述漏電極、所述源電極相接觸。8.如權利要求7所述的制備方法，其特征在于:依次在所述基板上形成源電極、阻擋層、漏電極是在所述基板上形成第一金屬層，在所述第一金屬層上形成阻擋層，在所述阻擋層上形成第二金屬層，對所述第二金屬層、所述阻擋層、所述第一金屬層進行光刻，使所述第一金屬層形成所述源電極，所述第二金屬層形成所述漏電極。9.如權利要求8所述的制備方法，其特征在于:對所述第二金屬層、所述阻擋層、所述第一金屬層進行光刻是利用半色調掩膜版和/或灰階掩膜版，在所述第一金屬層上涂布光阻，并進行曝光、顯影后形成光刻圖形，再經過刻蝕、剝離光阻后，形成所述源電極和所述漏電極。10.如權利要求7-9任一項所述的制備方法，其特征在于:在所述漏電極、所述源電極的側面上形成半導體有源層是對所述半導體有源層進行光刻，得到圖形化的半導體有源層，所述圖形化的半導體有源層包括位于左側且同時接觸所述漏電極左側邊和所述源電極左側邊的第一圖形化的半導體有源層，以及位于右側且同時接觸所述漏電極右側邊和所述源電極右側邊的第二圖形化的半導體有源層。
【文檔編號】H01L21/34GK105932066SQ201610402878
【公開日】2016年9月7日
【申請日】2016年6月7日
【發(fā)明人】劉洋
【申請人】深圳市華星光電技術有限公司