半導(dǎo)體結(jié)構(gòu)及其形成方法
【專利摘要】一種半導(dǎo)體結(jié)構(gòu)及其形成方法，半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供半導(dǎo)體襯底，半導(dǎo)體襯底內(nèi)形成有淺溝槽隔離結(jié)構(gòu)和覆蓋半導(dǎo)體襯底的第一介質(zhì)層；在淺溝槽隔離結(jié)構(gòu)上的第一介質(zhì)層中形成第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)；在第一介質(zhì)層上形成電阻材料層，所述電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面；形成覆蓋第一介質(zhì)層和電阻材料層的第二介質(zhì)層；刻蝕第二介質(zhì)層和電阻材料層，形成暴露出第一偽金屬柵結(jié)構(gòu)表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)的表面的第二通孔；在第一通孔中填充金屬形成第一插塞，在第二通孔中填充金屬形成第二插塞。本發(fā)明的方法提高了第一插塞和第二插塞與電阻材料層的電接觸性能。
【專利說(shuō)明】
半導(dǎo)體結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路廣泛應(yīng)用于各種電子產(chǎn)品中，比如:手機(jī)、電腦、個(gè)人游戲裝置、導(dǎo)航裝置等。半導(dǎo)體集成電路是采用半導(dǎo)體制作工藝形成，例如，在晶圓上制作多個(gè)晶體管及電阻、電容等元件，并按照多層多層布線將元件組合成完整的電子電路。
[0003]特別是在用于模擬電路和高壓電纜的集成電路中，大量的電阻元件和晶體管形成在單一的芯片上，為了使得芯片的能耗降低，高精度和高阻值的電阻得到廣泛的應(yīng)用。
[0004]重?fù)诫s的多晶硅電阻在集成電路的制作中被廣泛應(yīng)用，然而多晶硅電阻難以精確控制，并且需要專門針對(duì)多晶硅的摻雜，使得芯片的制作成本增加。
[0005]為此，業(yè)界提出了采用金屬氮化物材料來(lái)形成高阻值的電阻，但是這種形式的電阻存在與插塞接觸不良等問(wèn)題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問(wèn)題是怎樣提高電阻與插塞的接觸性能。
[0007]為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有淺溝槽隔離結(jié)構(gòu)；形成覆蓋所述淺溝槽隔離結(jié)構(gòu)和半導(dǎo)體襯底的第一介質(zhì)層，所述淺溝槽隔離結(jié)構(gòu)上的第一介質(zhì)層中形成有第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)，第一偽金屬柵結(jié)構(gòu)位于第二偽金屬柵結(jié)構(gòu)一側(cè)；在所述第一介質(zhì)層上形成電阻材料層，所述電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面、和第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)之間的第一介質(zhì)層表面，所述電阻材料層作為電阻；形成覆蓋所述第一介質(zhì)層和電阻材料層的第二介質(zhì)層；刻蝕所述第二介質(zhì)層和電阻材料層，形成暴露出第一偽金屬柵結(jié)構(gòu)表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)的表面的第二通孔；在第一通孔中填充金屬形成第一插塞，在第二通孔中填充金屬形成第二插塞。
[0008]可選的，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)包括高K介質(zhì)層和位于高K介質(zhì)層上的金屬層。
[0009]可選的，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的形成過(guò)程為:在所述淺溝槽隔離結(jié)構(gòu)上形成第一偽柵和第二偽柵；形成覆蓋所述半導(dǎo)體襯底的第一介質(zhì)層，所述第一介質(zhì)層的表面與第一偽柵和第二偽柵的表面齊平；去除所述第一偽柵，形成第一開口，去除所述第二偽柵形成第二開口 ；在所述第一介質(zhì)層表面以及第一開口和第二開口的側(cè)壁和底部表面形成高K介質(zhì)材料層；在所述高K介質(zhì)材料層上形成金屬材料層；平坦化去除第一介質(zhì)層上的高K介質(zhì)材料層和金屬材料層，在第一開口中形成第一偽金屬柵結(jié)構(gòu)、在第二開口中形成第二偽金屬柵結(jié)構(gòu)。
[0010]可選的，所述金屬層和高K介質(zhì)層之間還形成有功能層和隔離金屬層，隔離金屬層位于高K介質(zhì)層層上，功能層位于隔離金屬層上。
[0011]可選的，所述電阻材料層為金屬或金屬氮化物?？蛇x的，所述電阻材料層的材料為TiN, TaN, T1、Ta或W，電阻材料層的厚度為10?500埃。
[0012]本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括若干第一區(qū)域和第二區(qū)域；在所述第一區(qū)域的半導(dǎo)體襯底中形成淺溝槽隔離結(jié)構(gòu)；在所述淺溝槽隔離結(jié)構(gòu)上形成第一偽柵和第二偽柵，在所述第二區(qū)域的半導(dǎo)體襯底上形成第三偽柵；形成覆蓋所述半導(dǎo)體襯底和淺溝槽隔離結(jié)構(gòu)表面以及第一偽柵、第二偽柵、第三偽柵側(cè)壁表面的第一介質(zhì)層，第一介質(zhì)層的表面與第一偽柵、第二偽柵和第三偽柵的表面齊平；去除所述第一偽柵，形成第一開口，去除所述第二偽柵形成第二開口，去除所述第三偽柵，形成第三開口 ；在第一開口中形成第一偽金屬柵結(jié)構(gòu)，在第二開口中形成第二偽金屬柵結(jié)構(gòu)，在第三開口中形成金屬柵結(jié)構(gòu)；在所述第一介質(zhì)層上形成電阻材料層，所述電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面、和第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)之間的第一介質(zhì)層表面，所述電阻材料層作為電阻；形成覆蓋所述第一介質(zhì)層和電阻材料層的第二介質(zhì)層；刻蝕第一區(qū)域上的第二介質(zhì)層和電阻材料層，形成暴露出第一偽金屬柵結(jié)構(gòu)表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)的表面的第二通孔；在第一通孔中填充金屬形成第一插塞，在第二通孔中填充金屬形成第二插塞。
[0013]可選的，在形成第一介質(zhì)層之前，在第三偽柵兩側(cè)的第二區(qū)域的半導(dǎo)體襯底內(nèi)形成晶體管的源區(qū)和漏區(qū)。
[0014]可選的，在刻蝕第一區(qū)域上的第二介質(zhì)層和電阻材料層形成第一通孔和第二通孔的同時(shí)，刻蝕第二區(qū)域的第二介質(zhì)層和第一介質(zhì)層，形成暴露出金屬柵結(jié)構(gòu)表面的第三通孔以及暴露出源區(qū)額漏區(qū)表面的第四通孔；在第一通孔和第二通孔中填充金屬的同時(shí)，在第三通孔中填充金屬形成第三插塞，在第四通孔中填充金屬形成第四插塞。
[0015]可選的，所述第二區(qū)域的半導(dǎo)體襯底形成有鰭部，所述第三偽柵橫跨覆蓋所述鰭部的側(cè)壁和頂部表面，所述第一介質(zhì)層還覆蓋鰭部的表面；在形成第一介質(zhì)層之前，在第三偽柵兩側(cè)的鰭部?jī)?nèi)形成鰭式場(chǎng)效應(yīng)晶體管的源區(qū)和漏區(qū)。
[0016]可選的，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)與金屬柵結(jié)構(gòu)的結(jié)構(gòu)相同，均包括高K介質(zhì)層和位于高K介質(zhì)層上的金屬層。
[0017]可選的，所述第一偽金屬柵結(jié)構(gòu)、第二偽金屬柵結(jié)構(gòu)、金屬柵結(jié)構(gòu)的形成過(guò)程為:在所述第一介質(zhì)層表面、第一開口、第二開口和第三開口的側(cè)壁和底部表面形成高K介質(zhì)材料層；在所述高K介質(zhì)材料層上形成金屬材料層；平坦化去除第一介質(zhì)層上的高K介質(zhì)材料層和金屬材料層，在第一開口中形成第一偽金屬柵結(jié)構(gòu)，在第二開口中形成第二偽金屬柵結(jié)構(gòu)，在第三開口中形成金屬柵結(jié)構(gòu)。
[0018]可選的，所述電阻材料層的材料為金屬氮化物，電阻材料層的厚度為10?500埃。
[0019]本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有淺溝槽隔離結(jié)構(gòu)；覆蓋所述淺溝槽隔離結(jié)構(gòu)和半導(dǎo)體襯底的第一介質(zhì)層，所述第一介質(zhì)層中形成有第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)，第一偽金屬柵結(jié)構(gòu)位于第二偽金屬柵結(jié)構(gòu)一側(cè)；位于第一介質(zhì)層上的電阻材料層，所述電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面、和第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)之間的第一介質(zhì)層表面，所述電阻材料層作為電阻；覆蓋所述第一介質(zhì)層和電阻材料層的第二介質(zhì)層；位于第二介質(zhì)層和電阻材料層中暴露出第一偽金屬柵結(jié)構(gòu)表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)的表面的第二通孔；位于第一通孔中的第一插塞，位于第二通孔中的第二插塞。
[0020]可選的，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)包括高K介質(zhì)層和位于高K介質(zhì)層上的金屬層。
[0021]本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底包括若干第一區(qū)域和第二區(qū)域；位于第一區(qū)域的半導(dǎo)體襯底中的淺溝槽隔離結(jié)構(gòu)；位于淺溝槽隔離結(jié)構(gòu)上的第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)，第二偽金屬柵結(jié)構(gòu)位于第一偽金屬柵結(jié)構(gòu)一側(cè)；位于第二區(qū)域的半導(dǎo)體襯底上的金屬柵結(jié)構(gòu)；覆蓋所述半導(dǎo)體襯底、第一偽金屬柵結(jié)構(gòu)、第二偽金屬柵結(jié)構(gòu)和金屬柵結(jié)構(gòu)的第一介質(zhì)層，第一介質(zhì)層表面與第一偽金屬柵結(jié)構(gòu)、第二偽金屬柵結(jié)構(gòu)和金屬柵結(jié)構(gòu)頂部表面齊平；位于第一介質(zhì)層上的電阻材料層，所述電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面、和第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)之間的第一介質(zhì)層表面，所述電阻材料層作為電阻；覆蓋所述第一介質(zhì)層和電阻材料層的第二介質(zhì)層；位于第二介質(zhì)層和電阻材料層中暴露出第一偽金屬柵結(jié)構(gòu)表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)的表面的第二通孔；位于第一通孔中的第一插塞，位于第二通孔中的第二插塞。
[0022]可選的，位于金屬柵結(jié)構(gòu)兩側(cè)的第二區(qū)域的半導(dǎo)體襯底內(nèi)的源區(qū)和漏區(qū)。
[0023]可選的，位于第二介質(zhì)層中與金屬柵結(jié)構(gòu)電連接的第三插塞，位于第一介質(zhì)層和第二介質(zhì)層中與源區(qū)或漏區(qū)電連接的第四插塞。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0025]本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，在第一介質(zhì)層中形成晶體管的金屬柵結(jié)構(gòu)的同時(shí)，在淺溝槽隔離結(jié)構(gòu)上的第一介質(zhì)層中形成第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)不僅在化學(xué)機(jī)械研磨工藝平坦化形成金屬柵結(jié)構(gòu)時(shí)減少第一區(qū)域和第二區(qū)域的第一介質(zhì)層材料的硬度差異，防止在第一介質(zhì)層中產(chǎn)生凹陷缺陷，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)還可以作為刻蝕第一介質(zhì)層和電阻材料層時(shí)的停止層，使得第一開口和第二開口的底部的位置精度提高，在第一開口和第二開口中填充金屬形成的第一插塞和第二插塞的精度較高；
[0026]另外，由于第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面與電阻材料層底部表面接觸，形成的第一插塞和第二插塞不僅與電阻材料層電接觸而且與底部的第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)電接觸，因而通過(guò)第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)可以使得第一插塞和第二插塞與電阻材料層的接觸面積增大，從而提高了第一插塞和第二插塞與電阻材料層電接觸性能；
[0027]另外，本發(fā)明的電阻形成工藝和具有金屬柵的晶體管的形成工藝兼容，節(jié)省了制作成本。
[0028]進(jìn)一步，形成第三插塞和第三插塞的工藝與形成第一插塞和第二插塞的工藝同時(shí)進(jìn)行，簡(jiǎn)化了制作工藝，節(jié)約了制作成本。
[0029]本發(fā)明的半導(dǎo)體結(jié)構(gòu)，所述電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面、和第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)之間的第一介質(zhì)層表面，第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的存在，使得第一插塞和第二插塞與電阻材料層的接觸面積增大，提高了第一插塞和第二插塞與電阻材料層的接觸性能。
【附圖說(shuō)明】
[0030]圖1?圖7為本發(fā)明一實(shí)施例半導(dǎo)體結(jié)構(gòu)的形成過(guò)程的剖面結(jié)構(gòu)示意圖；
[0031]圖8?圖14為本發(fā)明另一實(shí)施例半導(dǎo)體結(jié)構(gòu)的形成過(guò)程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0032]如【背景技術(shù)】所言，現(xiàn)有的金屬氮化物材料形成的電阻，存在與插塞接觸不良。
[0033]經(jīng)過(guò)研究，現(xiàn)有的金屬氮化物電阻的形成過(guò)程為:提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底內(nèi)形成淺溝槽隔離結(jié)構(gòu)；在所述淺溝槽隔離結(jié)構(gòu)上形成金屬氮化物材料層，金屬氮化物材料層作為電阻；形成覆蓋所述淺溝槽隔離結(jié)構(gòu)、半導(dǎo)體襯底、金屬氮化物材料層的介質(zhì)層；刻蝕所述介質(zhì)層，在所述介質(zhì)層形成暴露金屬氮化物材料層的開口 ；在開口中填充金屬，形成插塞。由于形成的金屬氮化物材料層一般較薄，在刻蝕介質(zhì)層形成開口時(shí)，金屬氮化物難以作為刻蝕停止層時(shí)的停止層，使得形成的開口的底部的位置難以控制，因而開口形成的插塞與金屬氮化物材料層的連接狀態(tài)無(wú)法保證，影響了集成電路的性能。
[0034]為此本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)及其形成方法，在第一介質(zhì)層中形成晶體管的金屬柵結(jié)構(gòu)的同時(shí)，在淺溝槽隔離結(jié)構(gòu)上的第一介質(zhì)層中形成第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)不僅在化學(xué)機(jī)械研磨工藝平坦化形成金屬柵結(jié)構(gòu)時(shí)減少第一區(qū)域和第二區(qū)域的第一介質(zhì)層材料的硬度差異，防止在第一介質(zhì)層中產(chǎn)生凹陷缺陷，而且所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)還可以作為刻蝕第一介質(zhì)層和電阻材料層時(shí)的停止層，使得第一開口和第二開口的底部的位置精度提高，在第一開口和第二開口中填充金屬形成的第一插塞和第二插塞的精度較高；另外，由于第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面與電阻材料層底部表面接觸，形成的第一插塞和第二插塞不僅與電阻材料層電接觸而且與底部的第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)電接觸，因而通過(guò)第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)可以使得第一插塞和第二插塞與電阻材料層的接觸面積增大，從而提高了第一插塞和第二插塞與電阻材料層電接觸性能；另外，本發(fā)明的電阻形成工藝和具有金屬柵的晶體管的形成工藝兼容，節(jié)省了制作成本。
[0035]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，示意圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護(hù)范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。
[0036]圖1?圖7為本發(fā)明一實(shí)施例半導(dǎo)體結(jié)構(gòu)的形成過(guò)程的剖面結(jié)構(gòu)示意圖；圖8?圖14為本發(fā)明另一實(shí)施例半導(dǎo)體結(jié)構(gòu)的形成過(guò)程的剖面結(jié)構(gòu)示意圖。
[0037]參考圖1，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200包括若干第一區(qū)域11和第二區(qū)域12 ;在所述第一區(qū)域11的半導(dǎo)體襯底200中形成淺溝槽隔離結(jié)構(gòu)201。
[0038]所述半導(dǎo)體襯底200的材料可以為硅(Si)、鍺(Ge)、或硅鍺(GeSi)、碳化硅(SiC);也可以是絕緣體上硅(SOI)，絕緣體上鍺(GOI);或者還可以為其它的材料，例如砷化鎵等II1- V族化合物。所述半導(dǎo)體襯底200還可以根據(jù)設(shè)計(jì)需求注入一定的摻雜離子以改變電學(xué)參數(shù)。
[0039]所述半導(dǎo)體襯底200上包括若干第一區(qū)域11和第二區(qū)域12，所述第一區(qū)域11作為隔離區(qū)域，第一區(qū)域11的半導(dǎo)體襯底11中形成淺溝槽隔離結(jié)構(gòu)201，后續(xù)在淺溝槽隔離結(jié)構(gòu)201上形成的第一介質(zhì)層上形成電阻，所述第二區(qū)域12作為有緣區(qū)域，第二區(qū)域12的半導(dǎo)體襯底200上后續(xù)形成晶體管，所述晶體管可以為MOS晶體管或鰭式場(chǎng)效應(yīng)晶體管。
[0040]第一區(qū)域11和第二區(qū)域12的數(shù)量可以為多個(gè)，每個(gè)第二區(qū)域12位于相鄰的第一區(qū)域11之間，第一區(qū)域11中形成的淺溝槽隔離結(jié)構(gòu)201用于電學(xué)隔離第二區(qū)域12電學(xué)隔離相鄰的第二區(qū)域12。本實(shí)施例中，僅以半導(dǎo)體襯底200上一個(gè)第一區(qū)域11和相鄰的一個(gè)第二區(qū)域12作為示例。
[0041]所述淺溝槽隔離結(jié)構(gòu)201的形成過(guò)程:在所述半導(dǎo)體襯底200上形成圖形化的硬掩膜層(圖中未示出)，所述圖形化的硬掩膜層中具有暴露出半導(dǎo)體襯底200的待刻蝕表面的若干開口 ；以所述圖形化的硬掩膜層為掩膜，刻蝕所述半導(dǎo)體襯底200，在所述半導(dǎo)體襯底中形成若干凹槽；在所述凹槽中和圖形化的硬掩膜層表面上形成隔離材料層；采用化學(xué)機(jī)械研磨工藝去除半導(dǎo)體襯底200表面上的隔離材料層和圖形化的硬掩膜層，在凹槽中形成淺溝槽隔離結(jié)構(gòu)201。
[0042]所述淺溝槽隔離結(jié)構(gòu)201的材料為氧化硅、氮氧化硅等。
[0043]所述淺溝槽隔離結(jié)構(gòu)201可以為單層或多層(多2層)堆疊結(jié)構(gòu)。在一實(shí)施例中，所述淺溝槽隔離結(jié)構(gòu)201為雙層堆疊結(jié)構(gòu)時(shí)，包括位于凹槽的側(cè)壁和底部的襯墊氧化硅層和位于襯墊氧化硅層表面的填充氧化硅層。
[0044]在本發(fā)明的其他實(shí)施例中，所述第二區(qū)域的半導(dǎo)體襯底上可以形成鰭部。
[0045]請(qǐng)參考圖2，在所述淺溝槽隔離結(jié)構(gòu)201上形成第一偽柵203和第二偽柵204，在所述第二區(qū)域12的半導(dǎo)體襯底200上形成第三偽柵205。
[0046]所述第一偽柵203、第二偽柵204和第三偽柵205的數(shù)量至少為一個(gè)。
[0047]所述第一偽柵203位于第二偽柵一側(cè)，第一偽柵203、第二偽柵204作為犧牲層，后續(xù)去除第一偽柵203、第二偽柵204后，在第一偽柵203、第二偽柵204對(duì)應(yīng)的位置形成第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)；并且所述第一偽柵203、第二偽柵204在后續(xù)平坦化第一介質(zhì)材料層形成第一介質(zhì)層時(shí)，可以減小第一區(qū)域11和第二區(qū)域12的半導(dǎo)體襯底上第一介質(zhì)材料的硬度差異，防止在第一區(qū)域11的第一介質(zhì)層表面形成凹陷缺陷，后續(xù)形成金屬柵結(jié)構(gòu)時(shí)防止在該凹陷缺陷中產(chǎn)生金屬材料的殘留。
[0048]所述第三偽柵205作為犧牲層，后續(xù)在去除第三偽柵205后，在第三偽柵205對(duì)應(yīng)的位置可以形成晶體管的金屬柵結(jié)構(gòu)。
[0049]所述第一偽柵203、第二偽柵204和第三偽柵205為同一工藝步驟形成，形成過(guò)程為:在所述半導(dǎo)體襯底200上形成偽柵材料層；在所述偽柵材料層上形成圖形化的掩膜層，比如可以為光刻膠掩膜；以所述圖形化的掩膜層為掩膜，刻蝕所述偽柵材料層，在在所述淺溝槽隔離結(jié)構(gòu)201上形成第一偽柵203和第二偽柵204，在所述第二區(qū)域12的半導(dǎo)體襯底200上形成第三偽柵205。
[0050]所述第一偽柵203、第二偽柵204和第三偽柵205的材料可以為多晶硅、無(wú)定形硅或無(wú)定形碳等。本實(shí)施例中，所述第一偽柵203、第二偽柵204和第三偽柵205的材料為多晶娃。
[0051]在形成第一偽柵203、第二偽柵204和第三偽柵205后，還可以在所述第一偽柵203、第二偽柵204和第三偽柵205的側(cè)壁上形成側(cè)墻(圖中未示出)。
[0052]所述側(cè)墻可以為單層或多層(多2層)堆疊結(jié)構(gòu)。在一實(shí)施例中，所述側(cè)墻為單層結(jié)構(gòu)，側(cè)墻的材料層氧化硅、氮化硅、氮氧化硅等。在另一實(shí)施例中，所述側(cè)墻可以為雙層堆疊結(jié)構(gòu)，包括位于第一偽柵203、第二偽柵204和第三偽柵205側(cè)壁表面上的偏移側(cè)墻和位于偏移側(cè)墻表面上的主側(cè)墻，偏移側(cè)墻的材料為氧化硅等，主側(cè)墻的材料為氮化硅等。
[0053]還包括:以所述第三偽柵205或者以第三偽柵205和側(cè)墻為掩膜，進(jìn)行離子注入工藝，在第三偽柵205兩側(cè)的第二區(qū)域12的半導(dǎo)體襯底內(nèi)形成晶體管的源區(qū)和漏區(qū)，所述源區(qū)和漏區(qū)包括位于半導(dǎo)體襯底內(nèi)的淺摻雜區(qū)和深摻雜區(qū)。
[0054]所述離子注入工藝注入的雜質(zhì)離子的類型根據(jù)待形成的晶體管的類型進(jìn)行選擇，具體的，待形成的晶體管為PMOS晶體管時(shí)，所述離子注入注入的雜質(zhì)離子為P型的雜質(zhì)離子，所述P型的雜質(zhì)離子為硼離子、鎵離子或銦離子一種或幾種；待形成的晶體管為NMOS晶體管時(shí)，所述離子注入注入的雜質(zhì)離子為N型的雜質(zhì)離子，所述N型的雜質(zhì)離子為磷離子、砷離子或銻離子一種或幾種。
[0055]在本發(fā)明的其他實(shí)施例中，第二區(qū)域的半導(dǎo)體襯底上形成鰭部時(shí)，所述第三偽柵橫跨覆蓋所述鰭部的側(cè)壁和頂部表面；在第三偽柵兩側(cè)的鰭部?jī)?nèi)形成鰭式場(chǎng)效應(yīng)晶體管的源區(qū)和漏區(qū)。
[0056]參考圖3，形成覆蓋所述半導(dǎo)體襯底200和淺溝槽隔離結(jié)構(gòu)201表面以及第一偽柵203、第二偽柵204、第三偽柵205側(cè)壁表面的第一介質(zhì)層206，第一介質(zhì)層206的表面與第一偽柵203、第二偽柵204和第三偽柵205的表面齊平。
[0057]所述第一介質(zhì)層206的形成過(guò)程為:形成覆蓋所述半導(dǎo)體襯底200、第一偽柵203、第二偽柵204、第三偽柵205和淺溝槽隔離結(jié)構(gòu)201表面的第一介質(zhì)材料層；采用化學(xué)機(jī)械研磨工藝平坦化所述第一介質(zhì)材料層，以第一偽柵203、第二偽柵204、第三偽柵205頂部表面為停止層，在半導(dǎo)體襯底上形成第一介質(zhì)層206。
[0058]所述第一介質(zhì)層206的材料可以為氧化硅等。
[0059]在本發(fā)明的其他實(shí)施例中，第二區(qū)域的半導(dǎo)體襯底上形成鰭部，所述第三偽柵橫跨覆蓋所述鰭部的側(cè)壁和頂部表面時(shí)，所述第一介質(zhì)層還覆蓋鰭部的表面。
[0060]參考圖4，去除所述第一偽柵203 (參考圖3)，形成第一開口 208，去除所述第二偽柵204 (參考圖3)，形成第二開口 209，去除所述第三偽柵205 (參考圖3)，形成第三開口210。
[0061]去除所述第一偽柵203、第二偽柵204、第三偽柵205的工藝為濕法刻蝕或干法刻蝕，或者干法刻蝕和濕法刻蝕相結(jié)合的工藝。在具體的實(shí)施例中，采用干法刻蝕去除第一偽柵203、第二偽柵204、第三偽柵205時(shí)，干法刻蝕工藝為等離子刻蝕工藝，等離子刻蝕工藝采用的刻蝕氣體為HBr或(:12等；濕法刻蝕去除第一偽柵203、第二偽柵204、第三偽柵205時(shí)，濕法刻蝕采用的刻蝕溶液為TMAH (四甲基氫氧化銨)溶液或KOH溶液等。
[0062]參考圖5，在第一開口 208 (參考圖4)中形成第一偽金屬柵結(jié)構(gòu)213，在第二開口209 (參考圖4)中形成第二偽金屬柵結(jié)構(gòu)214，在第三開口 210 (參考圖4)中形成金屬柵結(jié)構(gòu) 215。
[0063]所述第一偽金屬柵結(jié)構(gòu)213、第二偽金屬柵結(jié)構(gòu)214和金屬柵結(jié)構(gòu)215的結(jié)構(gòu)相同，且在同一工藝步驟形成，節(jié)約了制作成本。
[0064]所述第一偽金屬柵結(jié)構(gòu)213、第二偽金屬柵結(jié)構(gòu)214和金屬柵結(jié)構(gòu)215均包括高K介質(zhì)層211和位于高K介質(zhì)層211上的金屬層212。
[0065]所述第一偽金屬柵結(jié)構(gòu)213、第二偽金屬柵結(jié)構(gòu)214和金屬柵結(jié)構(gòu)215的形成過(guò)程為:在所述第一介質(zhì)層206表面、第一開口 208、第二開口 209和第三開口 210的側(cè)壁和底部表面形成高K介質(zhì)材料層；在所述高K介質(zhì)材料層上形成金屬材料層；采用化學(xué)機(jī)械研磨工藝平坦化去除第一介質(zhì)層上的高K介質(zhì)材料層和金屬材料層，在第一開口中形成第一偽金屬柵結(jié)構(gòu)213，在第二開口中形成第二偽金屬柵結(jié)構(gòu)214，在第三開口中形成金屬柵結(jié)構(gòu) 215。
[0066]所述高K 介質(zhì)層 211 的材料為 Hf02、Ti02、HfZr0、HfSiN0、Ta205、Zr02、ZrSi02、Al203、SrT13S BaSrT1，或者其他合適的高介電常數(shù)材料；所述金屬層212的材料為W、Al、Cu、T1、Ag、Au、Pt、Ni其中一種或幾種，或者其他合適的導(dǎo)電材料。本實(shí)施例中，所述高K介質(zhì)層211的材料為HfO2，所述金屬層212的材料為W。
[0067]在本發(fā)明的其他實(shí)施例中，所述金屬層212和高K介質(zhì)層211之間還形成有功能層和隔離金屬層，隔離金屬層位于高K介質(zhì)層層上，功能層位于隔離金屬層上。所述功能層用于調(diào)節(jié)形成的晶體管的功函數(shù)，所述隔離金屬層用于隔離高K介質(zhì)層和功能層。所述功能層的材料可以為T1、Ta、TiN, TaN, TiAl、TaC, TaSiN, TiAlN或其他合適的金屬或金屬化合物；所述隔離金屬層的材料可以為TiN。
[0068]所述金屬柵結(jié)構(gòu)215作為形成的晶體管的柵結(jié)構(gòu)。所述第一偽金屬柵結(jié)構(gòu)213、第二偽金屬柵結(jié)構(gòu)214—方面在形成金屬柵結(jié)構(gòu)215的過(guò)程中，調(diào)節(jié)第一區(qū)域11上的第一介質(zhì)層206與第二區(qū)域12上的第一介質(zhì)層的硬度差異，防止在平坦化去除第一介質(zhì)層206上的高K介質(zhì)材料層和金屬材料層的過(guò)程中，在第一區(qū)域11上的第一介質(zhì)層206表面產(chǎn)生凹陷缺陷，另一方面，后續(xù)的電阻材料層形成在第一區(qū)域11的第一介質(zhì)層206表面上，且電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面，因而第一偽金屬柵結(jié)構(gòu)213、第二偽金屬柵結(jié)構(gòu)214可以作為刻蝕第二介質(zhì)材料層和電阻材料層形成第一開口和第二開口時(shí)的停止層。
[0069]參考圖6，在所述第一介質(zhì)層206上形成電阻材料層207，所述電阻材料層207覆蓋第一偽金屬柵結(jié)構(gòu)213和第二偽金屬柵結(jié)構(gòu)214的頂部表面、和第一偽金屬柵結(jié)構(gòu)213和第二偽金屬柵結(jié)構(gòu)214之間的第一介質(zhì)層206表面，所述電阻材料層207作為電阻。
[0070]所述電阻材料層207的材料為金屬或金屬氮化物，具體的，可以為TiN、TaN、T1、Ta或W等。本實(shí)施例中，所述電阻材料層207為TiN，電阻材料層207的厚度為10?500埃。
[0071]所述電阻材料層207至少覆蓋第一偽金屬柵結(jié)構(gòu)213和第二偽金屬柵結(jié)構(gòu)214中的金屬層212的表面，以及第一偽金屬柵結(jié)構(gòu)213和第二偽金屬柵結(jié)構(gòu)214之間的第一介質(zhì)層206表面，一方面，使得金屬層212與電阻材料層207有較大的接觸面積，通過(guò)金屬層212使得后續(xù)形成的第一插塞和第二插塞與電阻材料層207的接觸面積增大，接觸性能提升；另一方面，后續(xù)刻蝕第二介質(zhì)層和電阻材料層207形成第一開口和第二開口時(shí)，金屬層212作為刻蝕的停止層，使得形成的第一開口和第二開口的底部的位置精度較高，使得第一開口和第二開口中形成的第一插塞和第二插塞的位置精度較高，提高了第一插塞和第二插塞與電阻材料層207電接觸性能。
[0072]電阻材料層207的形成工藝為濺射和刻蝕，具體的，通過(guò)濺射在第一介質(zhì)層206表面上形成高電阻材料薄膜；然后通過(guò)刻蝕工藝去除多余的高電阻材料薄膜，在第一區(qū)域11上的第一介質(zhì)層上形成電阻材料層207。
[0073]參考圖7，形成覆蓋所述第一介質(zhì)層206和電阻材料層207的第二介質(zhì)層216 ;刻蝕所述第二介質(zhì)層216和電阻材料層207，形成暴露出第一偽金屬柵結(jié)構(gòu)213表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)314的表面的第二通孔；在第一通孔中填充金屬形成第一插塞217，在第二通孔中填充金屬形成第二插塞218。
[0074]所述第二介質(zhì)層216的材料為氧化硅、超低K (K彡3)介質(zhì)材料(比如多孔的SiCOH等)或其他合適的介質(zhì)材料。
[0075]刻蝕所述第二介質(zhì)層216和電阻材料層207采用各向異性的干法刻蝕工藝，比如可以為等離子體刻蝕工藝，在一實(shí)施例中，等離子體刻蝕工藝刻蝕第二介質(zhì)層216采用的刻蝕氣體為含碳元素和氟元素的氣體，比如CF4X4F8或其他合適的氣體，等離子體刻蝕工藝刻蝕電阻材料層207可以采用Cl2或其他合適的氣體。
[0076]在刻蝕所述第二介質(zhì)層216之前在所述第二介質(zhì)層上形成圖形化的掩膜層。
[0077]在刻蝕第一區(qū)域11上的第二介質(zhì)層216和電阻材料層207的同時(shí)，可以刻蝕第二區(qū)域的第二介質(zhì)層216和第一介質(zhì)層206，在第二區(qū)域12的第二介質(zhì)層216中形成暴露出金屬柵結(jié)構(gòu)215的金屬層212表面的第三通孔；在第二介質(zhì)層216和第一介質(zhì)層206中形成暴露出源區(qū)或漏區(qū)表面的第四通孔。
[0078]在第一通孔和第二通孔中填充金屬的同時(shí)，在第三通孔中填充金屬形成第三插塞，第三插塞與金屬柵結(jié)構(gòu)215電連接，在第四通孔中填充金屬形成第四插塞，第四插塞與晶體管的源區(qū)或漏區(qū)電連接。
[0079]所述金屬可以為W、Al、Cu或其他合適的金屬。金屬的填充工藝為濺射或電鍍，在填充金屬后，采用化學(xué)機(jī)械研磨工藝去除第二介質(zhì)層216表面多余的金屬。
[0080]本發(fā)明實(shí)施例還提供了一種半導(dǎo)體結(jié)構(gòu)，請(qǐng)參考圖7，包括:
[0081]半導(dǎo)體襯底200，所述半導(dǎo)體襯底200包括若干第一區(qū)域11和第二區(qū)域12 ;
[0082]位于第一區(qū)域11的半導(dǎo)體襯底200中的淺溝槽隔離結(jié)構(gòu)201 ；
[0083]位于淺溝槽隔離結(jié)構(gòu)201上的第一偽金屬柵結(jié)構(gòu)213和第二偽金屬柵結(jié)構(gòu)214，第二偽金屬柵結(jié)構(gòu)214位于第一偽金屬柵結(jié)構(gòu)213 —側(cè)；
[0084]位于第二區(qū)域12的半導(dǎo)體襯底200上的金屬柵結(jié)構(gòu)215 ；
[0085]覆蓋所述半導(dǎo)體襯底200、第一偽金屬柵結(jié)構(gòu)213、第二偽金屬柵結(jié)構(gòu)214和金屬柵結(jié)構(gòu)215的第一介質(zhì)層206，第一介質(zhì)層206表面與第一偽金屬柵結(jié)構(gòu)213、第二偽金屬柵結(jié)構(gòu)214和金屬柵結(jié)構(gòu)215頂部表面齊平；
[0086]位于第一介質(zhì)層206上的電阻材料層207，所述電阻材料層207覆蓋第一偽金屬柵結(jié)構(gòu)213和第二偽金屬柵結(jié)構(gòu)214的頂部表面、和第一偽金屬柵結(jié)構(gòu)213和第二偽金屬柵結(jié)構(gòu)214之間的第一介質(zhì)層206表面，所述電阻材料層207作為電阻；
[0087]覆蓋所述第一介質(zhì)層206和電阻材料層207的第二介質(zhì)層216 ；
[0088]位于第二介質(zhì)層216和電阻材料層207中暴露出第一偽金屬柵結(jié)構(gòu)213表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)214的表面的第二通孔；
[0089]位于第一通孔中的第一插塞213，位于第二通孔214中的第二插塞。
[0090]還包括:位于金屬柵結(jié)構(gòu)215兩側(cè)的第二區(qū)域12的半導(dǎo)體襯底內(nèi)200的源區(qū)和漏區(qū)。
[0091]位于第二介質(zhì)層216中與金屬柵結(jié)構(gòu)215電連接的第三插塞219，位于第一介質(zhì)層206和第二介質(zhì)層216中與源區(qū)或漏區(qū)電連接的第四插塞220。
[0092]需要說(shuō)明的是，本實(shí)施例中，關(guān)于半導(dǎo)體結(jié)構(gòu)的其他描述和限定請(qǐng)參考前述制作過(guò)程部分的描述和限定，在此不再贅述。
[0093]本發(fā)明另一實(shí)施例中還提供了一種半導(dǎo)體結(jié)構(gòu)的形成方法，具體請(qǐng)參考圖8?圖
14。需要說(shuō)明的是，本實(shí)施例中，與前述實(shí)施例同一結(jié)構(gòu)的限定或描述在本實(shí)施例中不再贅述，請(qǐng)參數(shù)前述實(shí)施例相關(guān)部分的限定和描述。
[0094]參考圖8，提供半導(dǎo)體襯底300 ;在所述半導(dǎo)體襯底300中形成淺溝槽隔離結(jié)構(gòu)301。
[0095]請(qǐng)參考圖9，在所述淺溝槽隔離結(jié)構(gòu)301上形成第一偽柵303和第二偽柵304。
[0096]參考圖10，形成覆蓋所述半導(dǎo)體襯底300和淺溝槽隔離結(jié)構(gòu)301表面以及第一偽柵303、第二偽柵304側(cè)壁表面的第一介質(zhì)層306，第一介質(zhì)層306的表面與第一偽柵303、第二偽柵304的表面齊平。
[0097]參考圖11，去除所述第一偽柵303 (參考圖10)，形成第一開口 308，去除所述第二偽柵304 (參考圖10)，形成第二開口 309，形成所述第三偽柵305 (參考圖3)，形成第三開口310。
[0098]參考圖12，在第一開口 308 (參考圖11)中形成第一偽金屬柵結(jié)構(gòu)313，在第二開口 309 (參考圖11)中形成第二偽金屬柵結(jié)構(gòu)314。
[0099]所述第一偽金屬柵結(jié)構(gòu)313、第二偽金屬柵結(jié)構(gòu)314均包括高K介質(zhì)層311和位于高K介質(zhì)層311上的金屬層312。
[0100]所述第一偽金屬柵結(jié)構(gòu)313、第二偽金屬柵結(jié)構(gòu)314的形成過(guò)程為:在所述第一介質(zhì)層306表面、第一開口 308、第二開口 309的側(cè)壁和底部表面形成高K介質(zhì)材料層；在所述高K介質(zhì)材料層上形成金屬材料層；采用化學(xué)機(jī)械研磨工藝平坦化去除第一介質(zhì)層上的高K介質(zhì)材料層和金屬材料層，在第一開口中形成第一偽金屬柵結(jié)構(gòu)313，在第二開口中形成第二偽金屬柵結(jié)構(gòu)314，在第三開口中形成金屬柵結(jié)構(gòu)315。
[0101]所述高K 介質(zhì)層 311 的材料為 Hf02、Ti02、HfZr0、HfSiN0、Ta205、Zr02、ZrSi02、Al203、SrT13S BaSrT1，或者其他合適的高介電常數(shù)材料；所述金屬層312的材料為W、Al、Cu、T1、Ag、Au、Pt、Ni其中一種或幾種，或者其他合適的導(dǎo)電材料。本實(shí)施例中，所述高K介質(zhì)層311的材料為HfO2，所述金屬層312的材料為W。
[0102]在本發(fā)明的其他實(shí)施例中，所述金屬層312和高K介質(zhì)層311之間還形成有功能層和隔離金屬層，隔離金屬層位于高K介質(zhì)層層上，功能層位于隔離金屬層上。所述功能層用于調(diào)節(jié)形成的晶體管的功函數(shù)，所述隔離金屬層用于隔離高K介質(zhì)層和功能層。
[0103]參考圖13，在所述第一介質(zhì)層306上形成電阻材料層307，所述電阻材料層307覆蓋第一偽金屬柵結(jié)構(gòu)313和第二偽金屬柵結(jié)構(gòu)314的頂部表面、和第一偽金屬柵結(jié)構(gòu)313和第二偽金屬柵結(jié)構(gòu)314之間的第一介質(zhì)層306表面，所述電阻材料層307作為電阻。
[0104]所述電阻材料層307的材料為金屬或金屬氮化物，具體的，可以為TiN、TaN Ti,Ta或W等。本實(shí)施例中，所述電阻材料層307為TiN，電阻材料層307的厚度為10?500埃。
[0105]所述電阻材料層307至少覆蓋第一偽金屬柵結(jié)構(gòu)313和第二偽金屬柵結(jié)構(gòu)314中的金屬層312的表面，以及第一偽金屬柵結(jié)構(gòu)313和第二偽金屬柵結(jié)構(gòu)314之間的第一介質(zhì)層306表面，一方面，使得金屬層312與電阻材料層307有較大的接觸面積，通過(guò)金屬層312使得后續(xù)形成的第一插塞和第二插塞與電阻材料層307的接觸面積增大，接觸性能提升；另一方面，后續(xù)刻蝕第二介質(zhì)層和電阻材料層307形成第一開口和第二開口時(shí)，金屬層312作為刻蝕的停止層，使得形成的第一開口和第二開口的底部的位置精度較高，使得第一開口和第二開口中形成的第一插塞和第二插塞的位置精度較高，提高了第一插塞和第二插塞與電阻材料層307電接觸性能。
[0106]電阻材料層307的形成工藝為濺射和刻蝕，具體的，通過(guò)濺射在第一介質(zhì)層306表面上形成高電阻材料薄膜；然后通過(guò)刻蝕工藝去除多余的高電阻材料薄膜，在第一區(qū)域11上的第一介質(zhì)層上形成電阻材料層307。
[0107]參考圖14，形成覆蓋所述第一介質(zhì)層306和電阻材料層307的第二介質(zhì)層316 ;刻蝕所述第二介質(zhì)層316和電阻材料層307，形成暴露出第一偽金屬柵結(jié)構(gòu)313表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)314的表面的第二通孔；在第一通孔中填充金屬形成第一插塞317，在第二通孔中填充金屬形成第二插塞318。
[0108]刻蝕所述第二介質(zhì)層316和電阻材料層307采用各向異性的干法刻蝕工藝，比如可以為等離子體刻蝕工藝，在一實(shí)施例中，等離子體刻蝕工藝刻蝕第二介質(zhì)層316采用的刻蝕氣體為含碳元素和氟元素的氣體，比如CF4X4F8或其他合適的氣體，等離子體刻蝕工藝刻蝕電阻材料層307可以采用Cl2或其他合適的氣體。
[0109]本發(fā)明實(shí)施例還提供了一種半導(dǎo)體結(jié)構(gòu)，請(qǐng)參考圖14，包括:
[0110]半導(dǎo)體襯底300，所述半導(dǎo)體襯底300內(nèi)形成有淺溝槽隔離結(jié)構(gòu)301 ；
[0111]覆蓋所述淺溝槽隔離結(jié)構(gòu)301和半導(dǎo)體襯底300的第一介質(zhì)層306，所述第一介質(zhì)層306中形成有第一偽金屬柵結(jié)構(gòu)313和第二偽金屬柵結(jié)構(gòu)314，第一偽金屬柵結(jié)構(gòu)313位于第二偽金屬柵結(jié)構(gòu)314 —側(cè)；
[0112]位于第一介質(zhì)層306上的電阻材料層307，所述電阻材料層307覆蓋第一偽金屬柵結(jié)構(gòu)313和第二偽金屬柵結(jié)構(gòu)314的頂部表面、和第一偽金屬柵結(jié)構(gòu)313和第二偽金屬柵結(jié)構(gòu)314之間的第一介質(zhì)層306表面，所述電阻材料層307作為電阻；
[0113]覆蓋所述第一介質(zhì)層306和電阻材料層307的第二介質(zhì)層316 ；
[0114]位于第二介質(zhì)層316和電阻材料層307中暴露出第一偽金屬柵結(jié)構(gòu)313表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)314的表面的第二通孔；
[0115]位于第一通孔中的第一插塞317，位于第二通孔中的第二插塞318。
[0116]所述第一偽金屬柵結(jié)構(gòu)313和第二偽金屬柵結(jié)構(gòu)314包括高K介質(zhì)層311和位于高K介質(zhì)層311上的金屬層312。
[0117]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有淺溝槽隔離結(jié)構(gòu)； 形成覆蓋所述淺溝槽隔離結(jié)構(gòu)和半導(dǎo)體襯底的第一介質(zhì)層，所述淺溝槽隔離結(jié)構(gòu)上的第一介質(zhì)層中形成有第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)，第一偽金屬柵結(jié)構(gòu)位于第二偽金屬柵結(jié)構(gòu)一側(cè)； 在所述第一介質(zhì)層上形成電阻材料層，所述電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面、和第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)之間的第一介質(zhì)層表面，所述電阻材料層作為電阻； 形成覆蓋所述第一介質(zhì)層和電阻材料層的第二介質(zhì)層； 刻蝕所述第二介質(zhì)層和電阻材料層，形成暴露出第一偽金屬柵結(jié)構(gòu)表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)的表面的第二通孔； 在第一通孔中填充金屬形成第一插塞，在第二通孔中填充金屬形成第二插塞。2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)包括高K介質(zhì)層和位于高K介質(zhì)層上的金屬層。3.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的形成過(guò)程為:在所述淺溝槽隔離結(jié)構(gòu)上形成第一偽柵和第二偽柵；形成覆蓋所述半導(dǎo)體襯底的第一介質(zhì)層，所述第一介質(zhì)層的表面與第一偽柵和第二偽柵的表面齊平；去除所述第一偽柵，形成第一開口，去除所述第二偽柵形成第二開口 ；在所述第一介質(zhì)層表面以及第一開口和第二開口的側(cè)壁和底部表面形成高K介質(zhì)材料層；在所述高K介質(zhì)材料層上形成金屬材料層；平坦化去除第一介質(zhì)層上的高K介質(zhì)材料層和金屬材料層，在第一開口中形成第一偽金屬柵結(jié)構(gòu)、在第二開口中形成第二偽金屬柵結(jié)構(gòu)。4.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述金屬層和高K介質(zhì)層之間還形成有功能層和隔離金屬層，隔離金屬層位于高K介質(zhì)層層上，功能層位于隔離金屬層上。5.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述電阻材料層為金屬或金屬氮化物。6.如權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述電阻材料層的材料為TiN、TaN, T1、Ta或W，電阻材料層的厚度為10?500埃。7.一種半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括若干第一區(qū)域和第二區(qū)域； 在所述第一區(qū)域的半導(dǎo)體襯底中形成淺溝槽隔離結(jié)構(gòu)； 在所述淺溝槽隔離結(jié)構(gòu)上形成第一偽柵和第二偽柵，在所述第二區(qū)域的半導(dǎo)體襯底上形成第三偽柵； 形成覆蓋所述半導(dǎo)體襯底和淺溝槽隔離結(jié)構(gòu)表面以及第一偽柵、第二偽柵、第三偽柵側(cè)壁表面的第一介質(zhì)層，第一介質(zhì)層的表面與第一偽柵、第二偽柵和第三偽柵的表面齊平; 去除所述第一偽柵，形成第一開口，去除所述第二偽柵形成第二開口，去除所述第三偽柵，形成第三開口 ； 在第一開口中形成第一偽金屬柵結(jié)構(gòu)，在第二開口中形成第二偽金屬柵結(jié)構(gòu)，在第三開口中形成金屬柵結(jié)構(gòu)； 在所述第一介質(zhì)層上形成電阻材料層，所述電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面、和第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)之間的第一介質(zhì)層表面，所述電阻材料層作為電阻； 形成覆蓋所述第一介質(zhì)層和電阻材料層的第二介質(zhì)層； 刻蝕第一區(qū)域上的第二介質(zhì)層和電阻材料層，形成暴露出第一偽金屬柵結(jié)構(gòu)表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)的表面的第二通孔； 在第一通孔中填充金屬形成第一插塞，在第二通孔中填充金屬形成第二插塞。8.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，在形成第一介質(zhì)層之前，在第三偽柵兩側(cè)的第二區(qū)域的半導(dǎo)體襯底內(nèi)形成晶體管的源區(qū)和漏區(qū)。9.如權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，在刻蝕第一區(qū)域上的第二介質(zhì)層和電阻材料層形成第一通孔和第二通孔的同時(shí)，刻蝕第二區(qū)域的第二介質(zhì)層和第一介質(zhì)層，形成暴露出金屬柵結(jié)構(gòu)表面的第三通孔以及暴露出源區(qū)額漏區(qū)表面的第四通孔；在第一通孔和第二通孔中填充金屬的同時(shí)，在第三通孔中填充金屬形成第三插塞，在第四通孔中填充金屬形成第四插塞。10.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述第二區(qū)域的半導(dǎo)體襯底形成有鰭部，所述第三偽柵橫跨覆蓋所述鰭部的側(cè)壁和頂部表面，所述第一介質(zhì)層還覆蓋鰭部的表面；在形成第一介質(zhì)層之前，在第三偽柵兩側(cè)的鰭部?jī)?nèi)形成鰭式場(chǎng)效應(yīng)晶體管的源區(qū)和漏區(qū)。11.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)與金屬柵結(jié)構(gòu)的結(jié)構(gòu)相同，均包括高K介質(zhì)層和位于高K介質(zhì)層上的金屬層。12.如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述第一偽金屬柵結(jié)構(gòu)、第二偽金屬柵結(jié)構(gòu)、金屬柵結(jié)構(gòu)的形成過(guò)程為:在所述第一介質(zhì)層表面、第一開口、第二開口和第三開口的側(cè)壁和底部表面形成高K介質(zhì)材料層；在所述高K介質(zhì)材料層上形成金屬材料層；平坦化去除第一介質(zhì)層上的高K介質(zhì)材料層和金屬材料層，在第一開口中形成第一偽金屬柵結(jié)構(gòu)，在第二開口中形成第二偽金屬柵結(jié)構(gòu)，在第三開口中形成金屬柵結(jié)構(gòu)。13.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述電阻材料層的材料為金屬或金屬氮化物，電阻材料層的厚度為10?500埃。14.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有淺溝槽隔離結(jié)構(gòu)； 覆蓋所述淺溝槽隔離結(jié)構(gòu)和半導(dǎo)體襯底的第一介質(zhì)層，所述第一介質(zhì)層中形成有第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)，第一偽金屬柵結(jié)構(gòu)位于第二偽金屬柵結(jié)構(gòu)一側(cè)； 位于第一介質(zhì)層上的電阻材料層，所述電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面、和第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)之間的第一介質(zhì)層表面，所述電阻材料層作為電阻； 覆蓋所述第一介質(zhì)層和電阻材料層的第二介質(zhì)層； 位于第二介質(zhì)層和電阻材料層中暴露出第一偽金屬柵結(jié)構(gòu)表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)的表面的第二通孔； 位于第一通孔中的第一插塞，位于第二通孔中的第二插塞。15.如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)包括高K介質(zhì)層和位于高K介質(zhì)層上的金屬層。16.—種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底包括若干第一區(qū)域和第二區(qū)域； 位于第一區(qū)域的半導(dǎo)體襯底中的淺溝槽隔離結(jié)構(gòu)； 位于淺溝槽隔離結(jié)構(gòu)上的第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)，第二偽金屬柵結(jié)構(gòu)位于第一偽金屬柵結(jié)構(gòu)一側(cè)； 位于第二區(qū)域的半導(dǎo)體襯底上的金屬柵結(jié)構(gòu)； 覆蓋所述半導(dǎo)體襯底、第一偽金屬柵結(jié)構(gòu)、第二偽金屬柵結(jié)構(gòu)和金屬柵結(jié)構(gòu)的第一介質(zhì)層，第一介質(zhì)層表面與第一偽金屬柵結(jié)構(gòu)、第二偽金屬柵結(jié)構(gòu)和金屬柵結(jié)構(gòu)頂部表面齊平; 位于第一介質(zhì)層上的電阻材料層，所述電阻材料層覆蓋第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)的頂部表面、和第一偽金屬柵結(jié)構(gòu)和第二偽金屬柵結(jié)構(gòu)之間的第一介質(zhì)層表面，所述電阻材料層作為電阻； 覆蓋所述第一介質(zhì)層和電阻材料層的第二介質(zhì)層； 位于第二介質(zhì)層和電阻材料層中暴露出第一偽金屬柵結(jié)構(gòu)表面的第一通孔和暴露出第二偽金屬柵結(jié)構(gòu)的表面的第二通孔； 位于第一通孔中的第一插塞，位于第二通孔中的第二插塞。17.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，位于金屬柵結(jié)構(gòu)兩側(cè)的第二區(qū)域的半導(dǎo)體襯底內(nèi)的源區(qū)和漏區(qū)。18.如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，位于第二介質(zhì)層中與金屬柵結(jié)構(gòu)電連接的第三插塞，位于第一介質(zhì)層和第二介質(zhì)層中與源區(qū)或漏區(qū)電連接的第四插塞。
【文檔編號(hào)】H01L21/768GK105826242SQ201510009320
【公開日】2016年8月3日
【申請(qǐng)日】2015年1月8日
【發(fā)明人】張步新, 蔡孟峰
【申請(qǐng)人】中芯國(guó)際集成電路制造(上海)有限公司