半導(dǎo)體裝置及其制造方法
【專利說(shuō)明】半導(dǎo)體裝置及其制造方法
[0001 ] 本申請(qǐng)是申請(qǐng)日為2011年4月11日、申請(qǐng)?zhí)枮?01110092406.3、發(fā)明名稱為“半導(dǎo)體裝置及其制造方法”申請(qǐng)的分案申請(qǐng)。
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，尤其涉及一種高壓晶體管元件及其制造方法。
【背景技術(shù)】
[0003]集成電路(IC)工業(yè)已歷經(jīng)快速的成長(zhǎng)。集成電路(IC)材料和設(shè)計(jì)的技術(shù)發(fā)展已使每一個(gè)集成電路世代的電路較前一個(gè)世代小且更復(fù)雜。然而，這些發(fā)展會(huì)增加集成電路工藝和制造方法的復(fù)雜度，且為了實(shí)現(xiàn)這些技術(shù)發(fā)展，需要發(fā)展較簡(jiǎn)單的集成電路工藝和制造方法。在集成電路發(fā)展的過(guò)程中，當(dāng)幾何尺寸(意即可利用一工藝制造的最小元件(或線寬))縮小時(shí)，通常會(huì)增加功能密度(funct1nal density)(意即每個(gè)芯片面積的相互連接元件的數(shù)量)。
[0004]這種持續(xù)微縮幾何尺寸的工藝會(huì)在制造高壓晶體管元件中產(chǎn)生挑戰(zhàn)。這些高壓晶體管元件會(huì)需要從晶體管元件的一柵極至晶體管元件的一漏極區(qū)之一足夠大的電壓降。通常借由將漏極區(qū)推向遠(yuǎn)離于柵極和源極區(qū)以達(dá)到上述大電壓降，有效延長(zhǎng)漏極區(qū)。然而，當(dāng)晶體管元件尺寸縮小時(shí)，延長(zhǎng)漏極區(qū)會(huì)變成沒(méi)有作用。
[0005]因此，在高壓半導(dǎo)體晶體管元件制造方法中，需要一種半導(dǎo)體裝置及其制造方法，以克服公知技術(shù)的缺點(diǎn)。

【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明揭示的一實(shí)施例提供一半導(dǎo)體裝置。上述半導(dǎo)體裝置包括一第一摻雜區(qū)和一第二摻雜區(qū)，兩者形成于一基板中，一部分的該基板使該第一摻雜區(qū)和該第二摻雜區(qū)彼此分離，該第一摻雜區(qū)和該第二摻雜區(qū)具有相反導(dǎo)電類型的摻質(zhì);一第一柵極，形成于該基板上方，該第一柵極部分重疊于該第一摻雜區(qū)的一部分、該部分的該基板、和該第二摻雜區(qū)的一部分;一第二柵極，形成于該基板上方，該第二柵極部分重疊于該第二摻雜區(qū)的一不同部分;一第一電壓源，對(duì)該第二柵極提供一第一電壓；以及一第二電壓源，對(duì)該第二摻雜區(qū)提供一第二電壓，其中該第二電壓大于該第一電壓。
[0007]本發(fā)明揭示的又一實(shí)施例提供一半導(dǎo)體裝置的制造方法。上述半導(dǎo)體裝置的制造方法包括于一基板中形成一第一井和相反摻雜的一第二井，一部分的該基板使該第一井和該第二井彼此分離;于該基板上方形成一組件柵極和一虛設(shè)柵極，該組件柵極形成于該第一井和該第二井的上方，且該虛設(shè)柵極形成于該第二井的上方，且該組件柵極和該虛設(shè)柵極借由一空隙隔開(kāi);形成一保護(hù)屏蔽，以覆蓋該組件柵極和該虛設(shè)柵極之間的該空隙;形成一源極區(qū)和具有與該源極區(qū)相同摻雜極性的一漏極區(qū)，該源極區(qū)形成于未被該組件柵極保護(hù)的一部分該第一井中，且該漏極區(qū)形成于未被該虛設(shè)柵極和該保護(hù)屏蔽保護(hù)的一部分該第二井中；移除該保護(hù)屏蔽;形成用于該源極區(qū)、該漏極區(qū)、該組件柵極、該虛設(shè)柵極和從該空隙暴露出來(lái)的一部分該第二井的硅化表面;對(duì)該虛設(shè)柵極施加偏壓至一第一電壓；以及對(duì)該漏極區(qū)施加偏壓至不同于該第一電壓的一第二電壓，該第二電壓大于該第一電壓。
[0008]本發(fā)明揭示的一實(shí)施例提供一半導(dǎo)體裝置。上述半導(dǎo)體裝置包括一第一摻雜區(qū)和一第二摻雜區(qū)，兩者形成于一基板中，上述第一摻雜區(qū)和上述第二摻雜區(qū)具有相反導(dǎo)電類型的摻質(zhì)；一第一柵極，形成于上述基板上方，上述第一柵極部分重疊于上述第一摻雜區(qū)的一部分和上述第二摻雜區(qū)的一部分;一第二柵極，形成于上述基板上方，上述第二柵極部分重疊于上述第二摻雜區(qū)的一不同部分;一第一電壓源，對(duì)上述第二柵極提供一第一電壓；以及一第二電壓源，對(duì)上述第二摻雜區(qū)提供一第二電壓，其中上述第一電壓和上述第二電壓彼此不同。
[0009]本發(fā)明揭示的另一實(shí)施例提供一半導(dǎo)體裝置。上述半導(dǎo)體裝置包括一第一摻雜井和一第二摻雜井，各自形成于一基板中，上述第一摻雜井和上述第二摻雜井的其中一個(gè)以一P型摻質(zhì)摻雜，且上述第一摻雜井和上述第二摻雜井的另外一個(gè)以一N型摻質(zhì)摻雜;一元件柵極結(jié)構(gòu)，部分設(shè)置于上述第一摻雜井和上述第二摻雜井的上方，上述元件柵極結(jié)構(gòu)包括一多晶硅柵極，其中上述元件柵極結(jié)構(gòu)的一全部上表面為硅化；以及一虛設(shè)柵極結(jié)構(gòu)，設(shè)置于上述第二摻雜井的上方，上述虛設(shè)柵極結(jié)構(gòu)借由一空隙與上述元件柵極結(jié)構(gòu)隔開(kāi)，其中位于與空隙的下方的上述第二摻雜井的一區(qū)域具有一硅化表面。
[0010]本發(fā)明揭示的又另一實(shí)施例提供一半導(dǎo)體裝置的制造方法。上述半導(dǎo)體裝置的制造方法包括于一基板中形成一第一井和相反摻雜的一第二井;于上述基板上方形成一元件柵極和一虛設(shè)柵極，上述元件柵極形成于上述第一井和上述第二井的上方，且上述虛設(shè)柵極形成于上述第二井的上方，且上述第一井和上述第二井借由一空隙隔開(kāi);形成一保護(hù)遮罩，以覆蓋上述第一井和上述第二井之間的上述空隙；形成一源極區(qū)和具有與上述源極區(qū)相同摻雜極性的一漏極區(qū)，上述源極區(qū)形成于未被上述元件柵極保護(hù)的一部分上述第一井中，且上述漏極區(qū)形成于未被上述虛設(shè)柵極和上述保護(hù)遮罩保護(hù)的一部分上述第二井中；移除上述保護(hù)遮罩；以及形成用于上述源極區(qū)、上述漏極區(qū)、上述元件柵極、上述虛設(shè)柵極和從上述空隙暴露出來(lái)的一部分上述第二井的硅化表面。
[0011]本發(fā)明揭示的多個(gè)實(shí)施例分別提供不需要特定的優(yōu)點(diǎn)，包括:有需要時(shí)可以增加導(dǎo)電路徑的電阻;會(huì)放寬現(xiàn)行工藝的迫切的疊對(duì)需求;可簡(jiǎn)化工藝和降低制造成本;可提供較佳的高頻性能。因此，本發(fā)明實(shí)施例可利用不同的施加偏壓組合而具有彈性以適用于不同的需求。
【附圖說(shuō)明】
[0012]圖1為依據(jù)本發(fā)明不同實(shí)施例的半導(dǎo)體結(jié)構(gòu)的形成方法的流程圖。
[0013]圖2至圖6為依據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的形成方法的工藝剖面圖。
[0014]圖7和圖8為依據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的形成方法的工藝剖面圖。
[0015]主要附圖標(biāo)記說(shuō)明:
[0016]20?方法；
[0017]22、24、26、28、30、32 ?步驟；
[0018]45?基板；
[0019]50、51?絕緣結(jié)構(gòu)；
[0020]60、61?摻雜井；
[0021]40、300?高壓N型金屬氧化物半導(dǎo)體晶體管；
[0022]70、71?柵極堆疊；
[0023]80、81?柵極介電層；
[0024]90、91?柵極層；
[0025]95?空隙；
[0026]100 ?距離；
[0027]102?光致抗蝕劑遮罩；
[0028]105?輕摻雜源極區(qū)；
[0029]110、111、112、113 ?柵極間隙壁;
[0030]120?光致抗蝕劑遮罩；
[0031]130、131?重?fù)诫s源極區(qū)；
[0032]150、151、152、153、154 ?硅化物;
[0033]180、181 ?電壓源；
[0034]200?空乏區(qū)；
[0035]210?電流路徑；
[0036]230?聚集區(qū)；
[0037]240?較直導(dǎo)電路徑；
[0038]310?元件柵極堆疊；
[