具有多層柔性襯底的非平面半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例屬于半導(dǎo)體器件以及半導(dǎo)體工藝領(lǐng)域，更具體而言，涉及具有多層柔性襯底的非平面半導(dǎo)體器件以及制造這種非平面半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002]過去幾十年中，集成電路中部件的規(guī)?？s小是日益增長的半導(dǎo)體工業(yè)背后的驅(qū)動(dòng)力。到越來越小的部件的規(guī)模縮小實(shí)現(xiàn)了功能單元在半導(dǎo)體芯片的有限基板面上增大的密度。例如，縮小晶體管尺寸允許在芯片上包含增大數(shù)量的存儲(chǔ)器或邏輯器件，導(dǎo)致制造出具有增大容量的產(chǎn)品。然而，對(duì)于更大容量的推動(dòng)并非沒有問題。優(yōu)化每一個(gè)器件的性能的必要性變得日益顯著。
[0003]在集成電路器件的制造中，隨著器件尺寸持續(xù)縮小，諸如鰭式場(chǎng)效應(yīng)晶體管(fin-FET)之類的多柵極晶體管已經(jīng)變得更為普遍。在傳統(tǒng)工藝中，通常在體硅襯底或者絕緣體上硅襯底上制造fin-FET。在一些示例中，由于體硅襯底的較低的成本以及與現(xiàn)有的高產(chǎn)體硅襯底基礎(chǔ)結(jié)構(gòu)的兼容性，所以優(yōu)選體硅襯底。
[0004]然而，多柵極晶體管規(guī)?？s小并非沒有后果。由于微電子電路的這些基本構(gòu)建塊的尺寸減小并且由于在給定的區(qū)域中所制造的基本構(gòu)建塊的絕對(duì)數(shù)量增大，所以用于制造這些構(gòu)建塊的半導(dǎo)體工藝上的限制已經(jīng)變得巨大。
【附圖說明】
[0005]圖1例示了具有形成于其上的包覆層的硅鰭狀物以提供單層柔性襯底。
[0006]圖2例示了根據(jù)本發(fā)明的實(shí)施例的具有包覆層的硅鰭狀物，該包覆層形成于硅鰭狀物上以提供雙層柔性襯底。
[0007]圖3A-3E例示了根據(jù)本發(fā)明的實(shí)施例的制造用于非平面器件的雙層柔性襯底的方法中的不同操作的橫截面視圖，其中:
[0008]圖3A例示了示出半導(dǎo)體均厚疊置體的橫截面視圖，該半導(dǎo)體均厚疊置體具有被布置在第一半導(dǎo)體層上的第二半導(dǎo)體層；
[0009]圖3B例示了示出如由圖3A的結(jié)構(gòu)所形成的多個(gè)鰭狀物的橫截面視圖；
[0010]圖3C例示了示出形成于來自圖3B的多個(gè)鰭狀物中的每個(gè)之間的隔離區(qū)的橫截面視圖；
[0011]圖3D例示了示出包覆層在圖3C的結(jié)構(gòu)上的生長的橫截面視圖；以及
[0012]圖3E例示了示出柵極線在圖3D的結(jié)構(gòu)上的形成的橫截面視圖。
[0013]圖4提供了根據(jù)本發(fā)明的實(shí)施例的源自用于非平面器件的多層柔性襯底的益處的支持?jǐn)?shù)據(jù)。
[0014]圖5A例示了根據(jù)本發(fā)明的實(shí)施例的具有多層柔性物的Ge或II1-V族溝道半導(dǎo)體器件的橫截面視圖。
[0015]圖5B例示了根據(jù)本發(fā)明的實(shí)施例的沿圖5A的半導(dǎo)體器件的a-a’軸的平面視圖。
[0016]圖6例示了根據(jù)本發(fā)明的一個(gè)實(shí)施方式的計(jì)算設(shè)備。
【具體實(shí)施方式】
[0017]描述了具有多層柔性襯底的非平面半導(dǎo)體器件以及制造這種非平面半導(dǎo)體器件的方法。在以下描述中，為了充分理解本發(fā)明的實(shí)施例，闡述了諸如具體集成和材料狀況之類的很多具體細(xì)節(jié)。對(duì)于本領(lǐng)域技術(shù)人員顯而易見的是，可以在沒有這些具體細(xì)節(jié)的情況下實(shí)施本發(fā)明的實(shí)施例。在其它示例中，未詳細(xì)描述諸如集成電路設(shè)計(jì)布局之類的公知特征，以免不必要地使本發(fā)明的實(shí)施例難以理解。此外，應(yīng)當(dāng)理解的是，附圖中所示的不同實(shí)施例是例示性表示，而不一定按照比例繪制。
[0018]將高迀移率溝道材料集成在硅(Si)上的一種潛在的方法是利用Si納米級(jí)模板上的薄包覆層。本文所描述的一個(gè)或多個(gè)實(shí)施例針對(duì)用于使鍺(Ge)和II1-V族晶體管中的柔性度和自由表面松弛度最大化的技術(shù)。一個(gè)或多個(gè)實(shí)施例可以針對(duì)以下中的一個(gè)或多個(gè):包覆層、柔性外延、多層柔性物、鍺溝道區(qū)、II1-V族材料溝道區(qū)、SiGe中間材料、晶體管制造，包括金屬氧化物半導(dǎo)體(M0S)器件和互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件、化合物半導(dǎo)體(III族至V族)器件、finFET器件、三柵極器件、納米帶器件以及納米線器件。
[0019]為了提供上下文信息，典型地連同將較高迀移率溝道材料集成到硅平臺(tái)上的嘗試一起，描述了為增強(qiáng)晶體管性能對(duì)較高迀移率溝道材料的需求。這種材料直接生長在硅
(Si)上受到了Ge(PMOS)與II1-V族(MTOS)材料的較大晶格失配(其可能超過8% )所引起的高缺陷密度的困擾。盡管一個(gè)方案是深寬比捕捉(ART)，但是另一個(gè)概念是在薄鰭狀物柔性襯底上生長Ge或II1-V族薄膜的深寬比捕捉(ART)。這種設(shè)置不僅允許沉積薄膜，而且允許薄S1-鰭狀物(柔性的)容納晶格失配以及薄膜中的應(yīng)變中的一些，然后這可能會(huì)減少缺陷。
[0020]根據(jù)本發(fā)明的實(shí)施例，襯底柔性物的概念擴(kuò)展至在硅(例如，SiGe)上生長應(yīng)變薄膜，以便形成具有應(yīng)變的新的柔性模板，該應(yīng)變?cè)试S至Ge或II1-V族材料的最后包覆層的附加柔性物。改善的柔性度來源于SiGe(盡管晶格在電流流動(dòng)方向上匹配至硅襯底)必然已經(jīng)在垂直方向上擴(kuò)展的事實(shí)。SiGe晶格常數(shù)上的垂直拉伸反過來實(shí)現(xiàn)了在此方向上具有較小晶格失配的Ge或II1-V族包覆層的生長，并且再次減輕了包覆層上的應(yīng)變的部分。因此，這種SiGe層的柔性度與僅有硅的柔性度相比增強(qiáng)了，并且可以減少形成缺陷的傾向。因此，本文所描述的一個(gè)或多個(gè)實(shí)施例提供了用于提高柔性II1-V族溝道晶體管器件和柔性Ge溝道晶體管器件的外延生長質(zhì)量的方案。
[0021]為了證明所涉及的概念中的一些，圖1例示了具有包覆層的硅鰭狀物，該包覆層形成于硅鰭狀物上以提供單層柔性襯底。參考圖1的(A)部分，硅鰭狀物102具有寬度Wsi。參考
(B)部分，Ge或II1-V的包覆層104形成于鰭狀物102的部分上，以提供高迀移率的溝道層。相比于硅鰭狀物102，包覆層104具有較大的晶格常數(shù)，并且兩層同樣地都產(chǎn)生了應(yīng)變。參考
(C)部分，由于鰭狀物Wsi較窄(自由表面效應(yīng))，所以鰭狀物寬度橫截面視圖例示了鰭狀物102至包覆層104的柔性度。如每層內(nèi)的箭頭所示，薄硅鰭狀物102和包覆層104“順從”或者拉伸以容納其自由表面處的外延生長。
[0022]根據(jù)本發(fā)明的實(shí)施例，在沉積Ge或II1-V族包覆層之前通過在用于起始襯底的Si上采用雙層結(jié)構(gòu)(例如，SiGe)，增強(qiáng)了薄鰭狀物結(jié)構(gòu)的柔性度。作為示例，圖2根據(jù)本發(fā)明的實(shí)施例例示了具有包覆層的硅鰭狀物，該包覆層形成于硅鰭狀物上以提供雙層柔性襯底。參考圖2的(A)部分，均厚硅(Si)層202具有形成于其上的雙軸應(yīng)變SiGe薄膜204，例如如箭頭所示連同附加的垂直應(yīng)變一起在XY方向上具有雙軸壓縮應(yīng)變的SiGe。參考圖2的(B)部分，(A)部分的疊置體被構(gòu)圖為提供具有下部硅部分206A和上部SiGe部分206B的鰭狀物206。如箭頭所示，構(gòu)圖形成鰭狀物206提供了連同垂直應(yīng)變一起的XY方向上的單軸應(yīng)變鰭狀物。亦即，鰭狀物刻蝕釋放了雙軸應(yīng)變層以提供單軸應(yīng)變。參考圖2的(C)部分，包覆層208生長在鰭狀物206的上部(SiGe)部分206B上。如箭頭所示，產(chǎn)生的結(jié)構(gòu)提供了雙層柔性度。具體而言，在一個(gè)這種實(shí)施例中，由于包含應(yīng)變的中間層(即，包括SiGe部分206B)，所以相對(duì)于接收鰭狀物而言減小了包覆層208應(yīng)變和晶格失配。在實(shí)施例中，然后通過形成具有第一晶格常數(shù)(L1)的下部鰭狀物部分、具有第二晶格常數(shù)(L2)的上部鰭狀物部分以及具有第三晶格常數(shù)(L3)的包覆層208(例如，Ge或者II1-V族材料)來提供多層柔性物，其中L1〈L2〈L3o
[0023]因此，與圖1的包覆的三柵極結(jié)構(gòu)相反，通常本文所描述的一個(gè)或多個(gè)實(shí)施例提供了制造多層柔性襯底的方案。在示例中，圖3A-3E根據(jù)本發(fā)明的實(shí)施例例示了制造用于非平面器件的雙層柔性襯底的方法中的不同操作的橫截面視圖。
[0024]參考圖3A，橫截面圖示出了具有(例如，通過外延生長)被布置在第一半導(dǎo)體層302上的第二半導(dǎo)體層304的半導(dǎo)體均厚疊置體。第一半導(dǎo)體層可以是體襯底的部分，例如體單晶硅襯底。在一個(gè)實(shí)施例中，與第一半導(dǎo)體層302相比，第二半導(dǎo)體層是具有較大晶格常數(shù)的一個(gè)半導(dǎo)體層。例如，在特定實(shí)施例中，第二外