為氮化硅和氧化硅的兩層結(jié)構(gòu)。
[0052]而后，在偽柵兩側(cè)形成源漏區(qū)，在一個實施例中，通過外延摻雜在第二半導體層104上形成硅的源漏區(qū)116。當然，也可以通過離子注入在第二半導體層中形成源漏區(qū)。
[0053]接著，在偽柵兩側(cè)覆蓋層間介質(zhì)層120并通過濕法腐蝕，去除偽柵和柵介質(zhì)層，并重新形成柵介質(zhì)層和柵極的疊層1121、1122，該柵介質(zhì)層可以為高k介質(zhì)材料(例如，和氧化硅相比，具有高介電常數(shù)的材料)或其他合適的介質(zhì)材料，高k介質(zhì)材料例如鉿基氧化物，該柵極可以為金屬柵電極可以為一層或多層結(jié)構(gòu)，可以包括金屬材料或多晶硅或他們的組合，金屬材料例如T1、TiAlx、TiN、TaNx、HfN、TiCx、TaCx等等。
[0054]從而，在第二半導體層上形成了器件結(jié)構(gòu)，此處形成器件結(jié)構(gòu)的實施例僅為示例，可以根據(jù)需要形成任意所需的器件結(jié)構(gòu)。根據(jù)需要，第一區(qū)域和第二區(qū)域上的器件結(jié)構(gòu)可以采用相同或不同的材料來形成。
[0055]而后，在步驟S04，刻蝕第一區(qū)域1001的器件結(jié)構(gòu)1101兩側(cè)的第二半導體層104，以形成刻蝕孔124，參考圖3所示。
[0056]在形成器件結(jié)構(gòu)后，繼續(xù)在器件上覆蓋層間介質(zhì)層120，參考圖3所示。在本發(fā)明中，在形成接觸孔的步驟之前，形成刻蝕孔124。在本實施例中，具體的，在層間介質(zhì)層120之上形成第一掩膜層122,該第一掩膜層122掩蓋第二區(qū)域1002,在第一掩膜層122的掩蓋下，刻蝕第一區(qū)域1001的層間介質(zhì)層120、源漏區(qū)116和第二半導體層104,直至暴露出第一半導體層102，從而形成刻蝕孔124，如圖3所示。
[0057]接著，在步驟S05，通過刻蝕孔124進行腐蝕去除第一區(qū)域1001的至少器件結(jié)構(gòu)的柵極下的第一半導體層102，以形成空腔130，參考圖4所示。
[0058]在本實施例中，可以根據(jù)刻蝕速率設(shè)定刻蝕時間，使得刻蝕后，僅剩余隔離結(jié)構(gòu)106附近的第一半導體層102，如圖4所示，這樣，在第一區(qū)域1001的器件結(jié)構(gòu)1101的下方形成了空腔130。
[0059]當然，在其他實施例中，也可以進一步進行刻蝕，去除全部的第一半導體層，在第一區(qū)域的整個第二半導體層下形成空腔。
[0060]而后，在步驟S06，在空腔130及刻蝕孔124中填充介質(zhì)材料130、132，參考圖5所
/j、l Ο
[0061]在本實施例中，首先，可以通過ALD(原子層沉積)或CVD(化學氣相沉積)工藝，進行第一介質(zhì)材料131的填充，該第一介質(zhì)材料可以為氧化物材料或高k介質(zhì)材料或其他絕緣的介質(zhì)材料，在填滿空腔形成第一介質(zhì)層131時，刻蝕孔124的內(nèi)壁上也沉積有該第一介質(zhì)層131 ;接著，以第二介質(zhì)材料填充刻蝕孔124，第二介質(zhì)材料可以為氧化硅等介質(zhì)材料，并進行平坦化，直至暴露層間介質(zhì)層120，在刻蝕孔中形成第二介質(zhì)層132，從而以介質(zhì)材料填滿空腔及刻蝕孔，參考圖5所示。
[0062]在其他實施例中，也可以采用其他方法來進行空腔的填充，例如可以采用熱氧化法進行氧化，使得襯底及第二半導體層的氧化物材料填滿空腔，接著，進行刻蝕孔的填充。
[0063]而后，更優(yōu)地，可以將隔離結(jié)構(gòu)106附近的第一半導體層102去除，具體地，在層間介質(zhì)層上形成第二掩膜層135，在第二掩膜層135的掩蓋下刻蝕層間介質(zhì)層120、源漏區(qū)116、第二半導體層104和第一半導體層102，以形成溝槽134，使得隔離結(jié)構(gòu)附近的第一半導體層102進一步的去除掉，如圖6所示；接著，將該溝槽以氧化物的介質(zhì)材料136填滿，如氧化硅等，如圖7所示。這樣，在第一區(qū)域1001形成了類似SOI襯底的器件結(jié)構(gòu)，在第二區(qū)域1002形成了類似體硅襯底的器件結(jié)構(gòu)。
[0064]而后，可以進行其他必要的工藝。
[0065]可以按照常規(guī)工藝，在層間介質(zhì)層120上形成第三掩膜層140，在第三掩膜層140的掩蔽下，進行刻蝕層間介質(zhì)層的刻蝕，形成接觸孔142，參考圖8所示；而后，進行金屬材料的填充，并進行平坦化，直至暴露層間介質(zhì)層120，以形成源漏接觸144和柵極接觸(圖未示出)，參考圖9所示。
[0066]至此形成了根據(jù)本發(fā)明制造方法的半導體器件。參考圖9所示，包括第一區(qū)域1001和第二區(qū)域1002，其中，
[0067]第一區(qū)域包括:
[0068]半導體襯底100 ；
[0069]半導體襯底上的第一介質(zhì)層131以及其上的第二半導體層104 ；
[0070]第二半導體層104上的第一器件結(jié)構(gòu)1101，所述第一介質(zhì)層至少位于第一器件結(jié)構(gòu)的柵極1121下方；
[0071]貫穿第二半導體層的刻蝕孔124，位于第一器件結(jié)構(gòu)的柵極1121的兩側(cè)，刻蝕孔中填充有介質(zhì)材料131、132 ;
[0072]第二區(qū)域包括:
[0073]半導體襯底100 ；
[0074]半導體襯底上的第一半導體層102和第二半導體層104的疊層；
[0075]第二半導體層104上的第二器件結(jié)構(gòu)1102。
[0076]在本發(fā)明的半導體器件中，源漏接觸144形成在與刻蝕孔一側(cè)的源漏區(qū)116之上。
[0077]在本發(fā)明的實施例中，所述刻蝕孔124中的介質(zhì)材料包括刻蝕孔內(nèi)壁上的第一介質(zhì)層131和填滿刻蝕孔的第二介質(zhì)層132，例如第一介質(zhì)層可以可以為高k介質(zhì)材料，第二介質(zhì)層可以為氧化硅。
[0078]在本發(fā)明的實施例中，第一介質(zhì)層131形成在第一區(qū)域的整個器件結(jié)構(gòu)的下方，也即第二半導體層下都為第一介質(zhì)層，如圖9所示，且襯底100中形成有貫穿層間介質(zhì)層120、源漏區(qū)116、第二半導體層104和第一介質(zhì)層131的隔離溝槽136。
[0079]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。
[0080]雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
【主權(quán)項】
1.一種半導體器件的制造方法，其特征在于，包括步驟: 提供半導體襯底，所述襯底具有第一區(qū)域和第二區(qū)域； 在所述襯底上形成第一半導體層和第二半導體層的疊層，襯底中形成有所述疊層的隔離結(jié)構(gòu)； 在第一區(qū)域和第二區(qū)域的第二半導體層上形成器件結(jié)構(gòu)； 刻蝕第一區(qū)域的器件結(jié)構(gòu)兩側(cè)的第二半導體層，以形成刻蝕孔； 通過刻蝕孔腐蝕去除第一區(qū)域的至少器件結(jié)構(gòu)的柵極下的第一半導體層，以形成空腔； 在空腔及刻蝕孔中填充介質(zhì)材料。2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在所述襯底上形成依次第一半導體層和第二半導體層的疊層的步驟具體為: 在半導體襯底上依次外延生長第一半導體層和第二半導體層。3.根據(jù)權(quán)利要求2所述的制造方法，其特征在于，所述襯底為硅襯底，所述第一半導體層為GexSii x，其中0〈χ〈1,所述第二半導體層為石圭。4.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在空腔及刻蝕孔中填充介質(zhì)材料的步驟具體為: 采用ALD或CVD工藝，在空腔中填滿第一介質(zhì)層以及在刻蝕孔的內(nèi)壁上形成第一介質(zhì)層；在刻蝕孔中填滿第二介質(zhì)層。5.根據(jù)權(quán)利要求5所述的制造方法，其特征在于，所述第一介質(zhì)層為高k介質(zhì)材料，第二介質(zhì)層為氧化硅。6.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，形成空腔的步驟具體為:通過刻蝕孔進行腐蝕去除第一區(qū)域的器件結(jié)構(gòu)的柵極下的第一半導體層，以形成空腔，僅剩余隔離結(jié)構(gòu)附近的第一半導體層。7.根據(jù)權(quán)利要求6所述的制造方法，其特征在于，還包括步驟: 刻蝕剩余的隔離結(jié)構(gòu)附近的第一半導體層及其上第二半導體層，以形成溝槽，并在溝槽中填充氧化物。8.一種半導體器件，其特征在于，包括第一區(qū)域和第二區(qū)域，其中， 第一區(qū)域包括: 半導體襯底； 半導體襯底上的第一介質(zhì)層以及其上的第二半導體層； 第二半導體層上的第一器件結(jié)構(gòu)，所述第一介質(zhì)層至少位于第一器件結(jié)構(gòu)的柵極下方； 貫穿第二半導體層的刻蝕孔，位于第一器件結(jié)構(gòu)的柵極的兩側(cè)，刻蝕孔中填充有介質(zhì)材料； 第二區(qū)域包括: 半導體襯底； 半導體襯底上的第一半導體層和第二半導體層的疊層； 第二半導體層上的第二器件結(jié)構(gòu)。9.根據(jù)權(quán)利要求8所述的半導體器件，其特征在于，所述刻蝕孔中的介質(zhì)材料包括刻蝕孔內(nèi)壁上的第一介質(zhì)層和填滿刻蝕孔的第二介質(zhì)層。10.根據(jù)權(quán)利要求9所述的半導體器件，其特征在于，所述第一介質(zhì)層為高k介質(zhì)材料，第二介質(zhì)層為氧化硅。
【專利摘要】本發(fā)明公開了一種半導體器件的制造方法，包括步驟：提供半導體襯底，所述襯底具有第一區(qū)域和第二區(qū)域；在所述襯底上形成第一半導體層和第二半導體層的疊層；在第一區(qū)域和第二區(qū)域的第二半導體層上形成器件結(jié)構(gòu)；刻蝕第一區(qū)域的器件結(jié)構(gòu)兩側(cè)的第二半導體層，以形成刻蝕孔；通過刻蝕孔腐蝕去除第一區(qū)域的至少柵極下的第一半導體層，以形成空腔，僅剩余隔離結(jié)構(gòu)附近的第一半導體層；在空腔及刻蝕孔中填充介質(zhì)材料。本發(fā)明可以實現(xiàn)通過體襯底實現(xiàn)絕緣體上硅器件，同時，埋氧層的厚度可以通過形成的第一半導體層的厚度來調(diào)節(jié)，滿足不同器件的需求，工藝簡單易行，且該工藝易于同體襯底器件集成。
【IPC分類】H01L21/762, H01L21/20
【公開號】CN105489477
【申請?zhí)枴緾N201410479915
【發(fā)明人】唐兆云, 閆江, 徐燁鋒, 唐波, 王紅麗, 許靜, 楊萌萌
【申請人】中國科學院微電子研究所
【公開日】2016年4月13日
【申請日】2014年9月18日