例中，可以為非晶硅。側(cè)墻114可以具有單層或多層結構，可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物摻雜硅玻璃、低k電介質(zhì)材料及其組合，和/或其他合適的材料形成，在一個實施例中側(cè)墻114可以為氮化硅和氧化硅的兩層結構。
[0058]而后，在偽柵兩側(cè)形成源漏區(qū)，在一個實施例中，通過外延摻雜在第二半導體層108上形成硅的源漏區(qū)116，并在源漏區(qū)116上形成金屬硅化物層118。當然，也可以通過離子注入在第二半導體層中形成源漏區(qū)。
[0059]接著，在偽柵兩側(cè)覆蓋層間介質(zhì)層并通過濕法腐蝕，去除偽柵和柵介質(zhì)層，并重新形成柵介質(zhì)層和柵極112，該柵介質(zhì)層可以為高k介質(zhì)材料(例如，和氧化硅相比，具有高介電常數(shù)的材料)或其他合適的介質(zhì)材料，高k介質(zhì)材料例如鉿基氧化物，該柵極可以為金屬柵電極可以為一層或多層結構，可以包括金屬材料或多晶硅或他們的組合，金屬材料例如T1、TiAlx、TiN、TaNx、HfN、TiCx、TaCx 等等。
[0060]從而，在第二半導體層上形成了器件結構，如圖6A所示，此處形成器件結構的實施例僅為示例，可以根據(jù)需要形成任意所需的器件結構。
[0061]而后，在第一半導體層之上的第二半導體層108中形成貫通的刻蝕孔124，參考圖7和圖7A(圖7的AA向截面示意圖)所示。
[0062]在形成器件結構后，繼續(xù)在器件上覆蓋層間介質(zhì)層120，參考圖7A所示。在本發(fā)明中，在形成接觸孔的步驟之前，先形成刻蝕孔124。在本實施例中，該刻蝕孔形成在第一半導體層106之上的第二半導體層108中，貫通整個第二半導體層，以便于后續(xù)利用該貫通的刻蝕孔去除第一半導體層。具體的，在層間介質(zhì)層120之上形成第三掩膜層(圖未示出)，如光敏刻蝕劑，在第三掩膜層的掩蓋下，刻蝕層間介質(zhì)層120、源漏區(qū)116、第二半導體層108和第一半導體層106，也可以進一步過刻蝕部分的襯底100，從而形成刻蝕孔124，并去除第三掩膜，如圖7A所示。在其他實施例中，形成刻蝕孔時，也可以從層間介質(zhì)層120進行刻蝕，直至暴露出第一半導體層，即并不進行第一半導體層106的刻蝕，而是在后續(xù)去除第一半導體層形成空腔的步驟中一并去除。
[0063]接著，在步驟S05，通過刻蝕孔腐蝕去除第一半導體層，以形成空腔130，參考圖8A所示(AA向截面示意圖，俯視圖省略)。
[0064]在本實施例中，可以采用濕法腐蝕去除第一半導體層，刻蝕劑可以采用HF、H202、CH3C00H和H20的混合溶液，在一個實施例中，采用HF(49%):H202(30%):CH3C00H(99.8%):H20 = 1:18:27:8的刻蝕劑，直至去除所有的第一半導體層，從而在器件結構下方，第二半導體層108和襯底100之間形成了空腔130，如圖8A所示。
[0065]而后，在步驟S06，在空腔130及刻蝕孔124中填充介質(zhì)材料，以分別形成埋層131及絕緣孔，參考圖10A所示(AA向截面示意圖，俯視圖省略)。
[0066]在本實施例中，首先，可以通過ALD(原子層沉積)或CVD(化學氣相沉積)工藝，進行第一介質(zhì)材料的填充，該第一介質(zhì)材料可以為氧化物材料或高k介質(zhì)材料或其他絕緣的介質(zhì)材料，在填滿空腔形成第一介質(zhì)層131時，刻蝕孔124的內(nèi)壁上也沉積有該第一介質(zhì)層，如圖9A所示(AA向截面示意圖，俯視圖省略)；接著，以第二介質(zhì)材料填充刻蝕孔124，第二介質(zhì)材料可以為氧化硅等介質(zhì)材料，并進行平坦化，直至暴露層間介質(zhì)層120，在刻蝕孔中形成第二介質(zhì)層132，從而以第一介質(zhì)材料填充空腔形成了埋層131及以第一和第二介質(zhì)材料填充刻蝕孔124形成了絕緣孔，如圖10A所示。
[0067]在其他實施例中，也可以采用其他方法來進行空腔的填充，例如可以采用熱氧化法進行氧化，使得襯底及第二半導體層的氧化物材料填滿空腔，接著，進行刻蝕孔的填充。
[0068]接著，在步驟S07，在柵極112兩側(cè)、第一隔離與埋層131之間的襯底100上形成器件結構的第二隔離136，參考圖13和圖13A(圖13的AA向截面示意圖)所示。
[0069]在本實施例中，具體的，在層間介質(zhì)層上形成第四掩膜層134，如圖11和圖11A所示(圖11的AA向截面示意圖);在第四掩膜層134的掩蓋下刻蝕層間介質(zhì)層120、金屬硅化物層118、源漏區(qū)116、第二半導體層108以及與襯底相接的部分的埋層131，以形成第二隔離溝槽135，如圖12A(AA向截面示意圖，俯視圖省略)所示；接著，將該第二隔離溝槽以氧化物的介質(zhì)材料填滿，如氧化硅等，并將第四掩膜層134去除，從而形成第二隔離136，如圖13和圖13A所示(圖13的AA向截面示意圖)。該第二隔離為位于柵極兩側(cè)的隔離結構，即沿柵寬方向的器件結構兩側(cè)的隔離區(qū)域。
[0070]而后，可以進行其他必要的工藝。
[0071]可以按照常規(guī)工藝，在層間介質(zhì)層120上形成第五掩膜層(圖未示出)，在第五掩膜層的掩蔽下，進行刻蝕層間介質(zhì)層的刻蝕，形成接觸孔(圖未示出)；而后，進行金屬材料的填充，并進行平坦化，直至暴露層間介質(zhì)層120，以形成源漏接觸142和柵極接觸(圖未示出)，參考圖14和圖14A(圖14的AA向截面示意圖)所示。
[0072]至此形成了根據(jù)本發(fā)明制造方法的半導體器件。參考圖14和圖14A所示，該半導體器件包括:半導體襯底100 ;半導體襯底上的埋層131以及其上的第二半導體層108 ;襯底上的間隔第二半導體層108的第一隔離110 ;第二半導體層108上的器件結構200 ;在柵極兩側(cè)、第一隔離110與埋層131之間的襯底上的器件結構的第二隔離136 ;貫穿第二半導體層108的刻蝕孔，位于器件結構的柵極112的兩側(cè)，刻蝕孔中填充有介質(zhì)材料131、132。
[0073]在本發(fā)明的半導體器件中，源漏接觸142形成在與刻蝕孔一側(cè)的源漏區(qū)116之上。
[0074]在本發(fā)明的實施例中，埋層131為第一介質(zhì)層，所述刻蝕孔124中的介質(zhì)材料包括刻蝕孔內(nèi)壁上的第一介質(zhì)層131和填充刻蝕孔的第二介質(zhì)層132，例如第一介質(zhì)層可以為高k介質(zhì)材料，第二介質(zhì)層可以為氧化硅。
[0075]在本發(fā)明的實施例中，隔離區(qū)域由第一隔離和第二隔離組成，第一隔離形成在第二半導體層之間，為有源區(qū)域的隔離，第二隔離形成在柵極的兩側(cè)、埋層與第一隔離之間，貫穿器件結構兩側(cè)的結構，為器件結構的隔離，本實施例中，貫穿層間介質(zhì)層120、源漏區(qū)116、第二半導體層104和第一介質(zhì)層131。
[0076]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。
[0077]雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內(nèi)。
【主權項】
1.一種半導體器件的制造方法，其特征在于，包括步驟: 提供半導體襯底； 在部分襯底上形成第一半導體層，在襯底及第一半導體層上形成第二半導體層，襯底上形成有第一隔離； 以第一半導體層之上的第二半導體層為有源區(qū)形成器件結構； 在第一半導體層之上的第二半導體層中形成貫通的刻蝕孔； 通過刻蝕孔腐蝕去除第一半導體層，以形成空腔； 在空腔及刻蝕孔中填充介質(zhì)材料，以分別形成埋層及絕緣孔； 在柵極兩側(cè)、第一隔離與埋層之間的襯底上形成器件結構的第二隔離。2.根據(jù)權利要求1所述的制造方法，其特征在于，形成第一半導體層和第二半導體層的步驟具體包括: 在襯底上形成第一掩膜層，并刻蝕部分厚度的襯底； 進行選擇性外延生長，形成第一半導體層； 去除第一掩膜層； 進行外延生長，形成第二半導體層； 刻蝕第二半導體層及襯底，以形成第一溝槽； 填充第一溝槽，以形成第一隔離。3.根據(jù)權利要求2所述的制造方法，其特征在于，所述襯底為硅襯底，所述第一半導體層為GexSii x，其中0〈χ〈1,所述第二半導體層為石圭。4.根據(jù)權利要求3所述的制造方法，其特征在于，通過刻蝕孔腐蝕去除第一半導體層，以形成空腔的步驟具體包括: 采用HF、H202、CH3C00H和H20的刻蝕劑進行腐蝕去除第一半導體層，以形成空腔。5.根據(jù)權利要求1所述的制造方法，其特征在于，在空腔及刻蝕孔中填充介質(zhì)材料的步驟具體包括: 采用ALD工藝或者CVD工藝，在空腔中填滿第一介質(zhì)層以及在刻蝕孔的內(nèi)壁上形成第一介質(zhì)層；在刻蝕孔中填滿第二介質(zhì)層。6.根據(jù)權利要求5所述的制造方法，其特征在于，所述第一介質(zhì)層為高k介質(zhì)材料，第二介質(zhì)層為氧化硅。7.根據(jù)權利要求1所述的制造方法，其特征在于，在柵極兩側(cè)、第一隔離與埋層之間的襯底上形成器件結構的第二隔離的步驟具體包括: 刻蝕第一隔離與埋層之間的襯底和部分與襯底相接的埋層及其上的結構，形成第二溝槽； 進行第二溝槽的填充，以形成第二隔離。8.一種半導體器件，其特征在于，包括: 半導體襯底； 半導體襯底上的埋層以及其上的第二半導體層； 襯底上的間隔第二半導體層的第一隔離； 第二半導體層上的器件結構； 在柵極兩側(cè)、第一隔離與埋層之間的襯底上的器件結構的第二隔離； 貫穿第二半導體層的刻蝕孔，位于器件結構的柵極的兩側(cè)，刻蝕孔中填充有介質(zhì)材料。9.根據(jù)權利要求8所述的半導體器件，其特征在于，埋層為第一介質(zhì)層，所述刻蝕孔中的介質(zhì)材料包括刻蝕孔內(nèi)壁上的第一介質(zhì)層和填充刻蝕孔的第二介質(zhì)層。10.根據(jù)權利要求9所述的半導體器件，其特征在于，所述第一介質(zhì)層為高k介質(zhì)材料，第二介質(zhì)層為氧化硅。
【專利摘要】本發(fā)明公開了一種半導體器件的制造方法，該方法包括：提供半導體襯底；在部分襯底上形成第一半導體層，在襯底及第一半導體層上形成第二半導體層，襯底上形成有第一隔離；以第一半導體層之上的第二半導體層為有源區(qū)形成器件結構；在第一半導體層之上的第二半導體層中形成貫通的刻蝕孔；通過刻蝕孔腐蝕去除第一半導體層，以形成空腔；在空腔及刻蝕孔中填充介質(zhì)材料，以分別形成埋層及絕緣孔；在柵極兩側(cè)、第一隔離與埋層之間的襯底上形成器件結構的第二隔離。本發(fā)明可以通過體襯底實現(xiàn)SOI器件，同時，埋層的厚度可以通過形成的第一半導體層的厚度來調(diào)節(jié)，滿足不同器件的需求，工藝簡單易行。
【IPC分類】H01L29/78, H01L29/06
【公開號】CN105448992
【申請?zhí)枴緾N201410480137
【發(fā)明人】徐燁鋒, 閆江, 唐兆云, 唐波, 許靜
【申請人】中國科學院微電子研究所
【公開日】2016年3月30日
【申請日】2014年9月18日