一種半導體器件及其制造方法
【技術領域】
[0001]本發(fā)明屬于半導體制造領域，尤其涉及一種半導體器件及其制造方法。
【背景技術】
[0002]隨著器件的特征尺寸不斷減小，在進入納米尺度尤其是22nm以下尺寸以后，臨近半導體物理器件的極限問題接踵而來，如電容損耗、漏電流增大、噪聲提升、閂鎖效應和短溝道效應等，為了克服這些問題，SOI (絕緣體上娃，Si 1 icon-On-1nsulator)技術應運而生。
[0003]SOI襯底分厚層和薄層S0I，薄層S0I器件的頂層硅的厚度小于柵下最大耗盡層的寬度，當頂層娃的厚度變薄時，器件從部分耗盡(Partially Deplet1n)向全部耗盡(FullyDeplet1n)轉變，當頂層??圭小于50nm時，為超薄SOI (Ultra thin S0I,UTS0I), SOI器件全部耗盡，全部耗盡的器件具有較大電流驅動能力、陡直的亞閾值斜率、較小的短溝道、窄溝道效應和完全消除Kink效應等優(yōu)點，特別適用于高速、低壓、低功耗電路的應用，超薄S0I成為22nm以下尺寸工藝的理想解決方案。
[0004]然而，目前S0I襯底的造價較高，且提供的S0I襯底的規(guī)格較為單一，無法根據器件的需要調整各層的厚度。

【發(fā)明內容】

[0005]本發(fā)明的目的在于克服現有技術中的不足，提供一種半導體器件及其制造方法，可利用體襯底實現SOI器件且埋層厚度可調。
[0006]為實現上述目的，本發(fā)明的技術方案為:
[0007]一種半導體器件的制造方法，包括步驟:
[0008]提供半導體襯底；
[0009]在部分襯底上形成第一半導體層，在襯底及第一半導體層上形成第二半導體層，襯底上形成有第一隔離；
[0010]以第一半導體層之上的第二半導體層為有源區(qū)形成器件結構；
[0011]在第一半導體層之上的第二半導體層中形成貫通的刻蝕孔；
[0012]通過刻蝕孔腐蝕去除第一半導體層，以形成空腔；
[0013]在空腔及刻蝕孔中填充介質材料，以分別形成埋層及絕緣孔；
[0014]在柵極兩側、埋層之間的襯底上形成器件結構的第二隔離。
[0015]可選的，形成第一半導體層和第二半導體層的步驟具體包括:
[0016]在襯底上形成第一掩膜層，并刻蝕部分厚度的襯底；
[0017]進行選擇性外延生長，形成第一半導體層；
[0018]去除第一掩膜層；
[0019]進行外延生長，形成第二半導體層；
[0020]刻蝕第二半導體層及襯底，以形成第一溝槽；
[0021]填充第一溝槽，以形成第一隔離。
[0022]可選的，所述襯底為硅襯底，所述第一半導體層為Gejii x，其中0〈χ〈1，所述第二半導體層為石圭。
[0023]可選的，通過刻蝕孔腐蝕去除第一半導體層，以形成空腔的步驟具體包括:
[0024]采用HF、H202、CH3C00H和H20的刻蝕劑進行腐蝕去除第一半導體層，以形成空腔。
[0025]可選的，在空腔及刻蝕孔中填充介質材料的步驟具體包括:
[0026]采用ALD工藝或者CVD工藝，在空腔中填滿第一介質層以及在刻蝕孔的內壁上形成第一介質層；在刻蝕孔中填滿第二介質層。
[0027]可選的，所述第一介質層為高k介質材料，第二介質層為氧化硅。
[0028]可選的，在柵極兩側、埋層之間的襯底上形成器件結構的第二隔離的步驟具體包括:
[0029]刻蝕埋層之間的襯底和部分與襯底相接埋層及其上的結構，形成第二溝槽；
[0030]進行第二溝槽的填充，以形成第二隔離。
[0031]此外，本發(fā)明還提供了上述方法形成的半導體器件，包括:
[0032]半導體襯底；
[0033]半導體襯底上的埋層以及其上的第二半導體層；
[0034]襯底上的間隔第二半導體層的第一隔離110 ；
[0035]第二半導體層上的器件結構；
[0036]在柵極兩側、第一隔離與埋層之間的襯底上的器件結構的第二隔離；
[0037]貫穿第二半導體層的刻蝕孔，位于器件結構的柵極的兩側，刻蝕孔中填充有介質材料。
[0038]可選的，埋層為第一介質層，所述刻蝕孔中的介質材料包括刻蝕孔內壁上的第一介質層和填充刻蝕孔的第二介質層。
[0039]可選的，所述第一介質層為高k介質材料，第二介質層為氧化硅。
[0040]本發(fā)明的半導體器件的制造方法，先由第一半導體層大致確定出有源區(qū)，并在其上的第二半導體層上形成器件，而后，通過第二半導體層中刻蝕出刻蝕孔來去除第一半導體層，并重新填充介質層，可以通過體襯底實現SOI器件，同時，埋層的厚度可以通過形成的第一半導體層的厚度來調節(jié)，滿足不同器件的需求，工藝簡單易行。
【附圖說明】
[0041]為了更清楚地說明本發(fā)明實施的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0042]圖1示出了本發(fā)明的半導體器件的制造方法的流程圖；
[0043]圖2-圖14A為根據本發(fā)明實施例制造半導體器件的各個制造過程中的俯視圖及AA向截面結構示意圖。
【具體實施方式】
[0044]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0045]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。
[0046]其次，本發(fā)明結合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發(fā)明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。
[0047]參考圖1所示，本發(fā)明提供了一種半導體器件的制造方法，包括:提供半導體襯底；在部分襯底上形成第一半導體層，在襯底及第一半導體層上形成第二半導體層，所述襯底上形成有第一隔離；以第一半導體層之上的第二半導體層為有源區(qū)形成器件結構；在第一半導體層之上的第二半導體層中形成貫通的刻蝕孔；通過刻蝕孔腐蝕去除第一半導體層，以形成空腔；在空腔及刻蝕孔中填充介質材料，以分別形成埋層及絕緣孔；在柵極兩偵叭第一隔離與埋層之間的襯底上形成器件結構的第二隔離。
[0048]在本發(fā)明的制造方法中，先由第一半導體層大致確定出有源區(qū)，并在其上的第二半導體層上形成器件，而后，通過第二半導體層中刻蝕出刻蝕孔來去除第一半導體層，并重新填充介質層，可以通過體襯底實現SOI器件，同時，埋層的厚度可以通過形成的第一半導體層的厚度來調節(jié)，滿足不同器件的需求，工藝簡單易行。
[0049]為了更好的理解本發(fā)明的技術方案和技術效果，以下將結合本發(fā)明的半導體器件的制造方法的流程圖圖1和具體的實施例進行詳細的描述。
[0050]首先，在步驟S01，提供半導體襯底100，參考圖2、圖2A (圖2的AA向截面示意圖)所示。
[0051]在本發(fā)明實施例中，所述半導體襯底100可以為Si襯底、Ge襯底等。在其他實施例中，還可以為包括其他元素半導體或化合物半導體的襯底，例如GaAs、InP或SiC等，還可以為疊層結構，例如Si/SiGe等。在本實施例中，所述半導體襯底100為體硅襯底。
[0052]接著，在步驟S02，在部分襯底100上形成第一半導體層106，在襯底及第一半導體層106上形成第二半導體層108，襯底上形成有第一隔離110，參考圖5、圖5A (圖5的AA向截面示意圖)及圖6所示。
[0053]在本實施例中，可以采用選擇性外延形成第一半導體層，而后通過外延生長工藝形成第二半導體層，以形成晶體結構的半導體層。具體的，首先，在襯底100上淀積第一掩膜層102,第一掩膜可以為氧化娃、氮化娃、氮氧化娃或他們的疊層等，并在第一掩膜層102上形成光敏刻蝕劑104，如圖2和圖2A所示；而后，在光敏刻蝕劑104的掩蓋下進行第一掩膜層102的刻蝕，以形成圖案化的第一掩膜層，并去除光敏刻蝕劑104，在第一掩膜層102的掩蓋下，進一步刻蝕一定厚度的襯底100，在襯底上形成了后續(xù)形成第一半導體層的形成區(qū)域，如圖3和圖3A(圖3的AA向截面示意圖)所示；接著，進行選擇性外延生長(EPI)，在襯底刻蝕后的區(qū)域上形成第一半導體層，如圖4和圖4A(圖4的AA向截面示意圖)所示，該第一半導體層可以為GexSii x，其中0〈χ〈1,厚度可以為l_200nm,典型的可以10nm或20nm ；而后，將第一掩膜層102去除，并進行外延生長第二半導體層，這樣，在襯底100及第一半導體層106都形成了第二半導體層108,如圖5和圖5A所不(圖5的AA向截面不意圖)，該第二半導體層108可以為Si,厚度可以為3-200nm,典型的可以為10nm或15nm ;而后，參考圖6所示，在襯底上形成第一隔離110，具體的，先在第二半導體層108上形成圖案化的第二掩膜(圖未示出)，并進行刻蝕第二半導體層和襯底，直至刻蝕到一定深度的襯底，形成第一隔離溝槽，并進行隔離溝槽的填充，而后去除第二掩膜，從而形成第一隔離110，至此，先大致形成了器件的有源區(qū)，在該有源區(qū)內，限定了第一半導體層的區(qū)域，該第一半導體層由第二半導體層完全覆蓋，以便后續(xù)完全去除并在第二半導體層下形成埋層。
[0054]外延工藝可以形成晶體的半導體層，其為質量較高半導體層，以便提高后續(xù)所形成的器件的性能。當然，可以根據器件的具體需要，采用其他的方法來形成第一和第二半導體層。
[0055]該步驟中形成的第一半導體層大致定義了形成器件的有源區(qū)域的范圍，其上的相對應的第二半導體層的區(qū)域為大致的有源區(qū)，用來形成器件結構。
[0056]接著，在步驟S03，以第一半導體層之上的第二半導體層為有源區(qū)形成器件結構200,參考圖6和圖6A(圖6的AA向截面示意圖)所示。
[0057]可以按照傳統(tǒng)的工藝來形成器件結構200，可以采用前柵或后柵工藝。在本實施例中，采用后柵工藝來形成器件結構，首先，在第二半導體層108上形成柵介質層和偽柵(圖未示出)及其側墻，柵介質層可以為熱氧化層或其他合適的介質材料，例如氧化硅、氮化硅等，在一個實施例中，可以為二氧化硅，可以通過熱氧化的方法來形成。偽柵可以為非晶硅、多晶硅或氧化硅等，在一個實施