極116可以是金屬電極。
[0030]如上文所描述的，漏極區(qū)域104可以包括三個(gè)注入層110。雖然本文中例示了和描述了三個(gè)注入層100，但是可以預(yù)期，根據(jù)本公開(kāi)內(nèi)容的技術(shù)，形成在漏極區(qū)域104內(nèi)可以附加注入層。注入層110-1本文中可以被稱為“頂部注入層110-1”。注入層110-2本文中可以被稱為“中間注入層110-2”。注入層110-3本文中可以被稱為“底部注入層110-3”。
[0031]注入層110可以是漏極區(qū)域104內(nèi)的ρ摻雜區(qū)域(例如，使用硼)。可以使用本文中描述的離子注入操作將注入層110注入在漏極區(qū)域104內(nèi)。注入層110中的每一個(gè)均可以具有在漏極區(qū)域104內(nèi)近似平行于表面118延伸的近似平面幾何結(jié)構(gòu)。因此，注入層110可以被形象化為漏極區(qū)域104內(nèi)的與表面118近似平行且彼此平行的ρ摻雜層。
[0032]注入層110可以形成在漏極區(qū)域104內(nèi)的不同深度處，使得注入層110彼此上下堆疊。注入層110可以通過(guò)η阱的未通過(guò)離子注入操作進(jìn)行ρ摻雜的區(qū)域彼此分開(kāi)。換句話說(shuō)，注入層110可以形成在漏極區(qū)域104中使得注入層110通過(guò)漏極區(qū)域104的η摻雜區(qū)域120-1、120-2分開(kāi)。
[0033]頂部注入層110-1可以通過(guò)η摻雜區(qū)域120-1與中間注入層110-2分開(kāi)。換言之，η摻雜區(qū)域120-1可以設(shè)置在頂部注入層110-1和中間注入層110-2之間并且可以沿著頂部注入層110-1的長(zhǎng)度和中間注入層110-2的長(zhǎng)度延伸。中間注入層110-2可以通過(guò)η摻雜區(qū)域120-2與底部注入層110-3分開(kāi)。換句話說(shuō)，η摻雜區(qū)域120-2可以設(shè)置在中間注入層110-2和底部注入層110-3之間并且可以沿著中間注入層110-2的長(zhǎng)度和底部注入層110-3的長(zhǎng)度延伸。
[0034]在圖1的HVFET 100中，頂部注入層110-1可以形成在表面118處。在其他實(shí)施例中，例如，對(duì)于圖8，頂部注入層810-1可以形成在襯底102的表面118下方使得η摻雜區(qū)域820-1設(shè)置在頂部注入層810-1和表面118之間。
[0035]注入層110可以在平行于表面118的方向上延伸。如本文中例示的，在一些實(shí)施例中，注入層110可以從漏極區(qū)域104的靠近漏極接觸區(qū)域112的部分延伸到漏極區(qū)域104的靠近主體區(qū)域106的部分。然而，如圖1中例示的，在一些實(shí)施例中，注入層110可以不接觸漏極接觸區(qū)域112和主體區(qū)域106。相反，在這些實(shí)施例中，漏極區(qū)域104的η摻雜區(qū)域可以將注入層110與漏極接觸區(qū)域112分開(kāi)。類似地，漏極區(qū)域104的η摻雜區(qū)域可以將注入層110與主體區(qū)域106分開(kāi)。換言之，注入層110的靠近漏極接觸區(qū)域112的邊緣通過(guò)漏極區(qū)域104的η摻雜區(qū)域與漏極接觸區(qū)域112分開(kāi)。類似地，注入層110的靠近主體區(qū)域106的邊緣通過(guò)漏極區(qū)域104的η摻雜區(qū)域與主體區(qū)域106分開(kāi)。
[0036]在圖1的示例HVFET 100中，中間注入層110-2和底部注入層110-3可以被漏極區(qū)域104的η摻雜區(qū)域圍繞。除了頂部注入層110-1在表面118處的一側(cè)之外，頂部注入層110-1的其他側(cè)被漏極區(qū)域104的η摻雜區(qū)域圍繞。頂部注入層110-1在表面118處的一側(cè)可以鄰接薄氧化物層112。在圖8的示例HVFET 800中，注入層810中的每一個(gè)均可以被漏極區(qū)域104的η摻雜區(qū)域圍繞。
[0037]HVFET 100包括薄氧化物層122、柵極氧化物層124和厚氧化物層126。薄氧化物層122可以形成在表面118上在注入層110的頂部上方。例如，薄氧化物層122可以完全覆蓋表面118的在注入層110的頂部上方的部分。如下文中描述的，可以在注入層110的注入之前在表面118上形成薄氧化物層122。在形成薄氧化物層122之后，可以在離子注入操作期間穿過(guò)薄氧化物層122將注入層110注入在漏極區(qū)域104中。
[0038]柵極氧化物層124可以形成在表面118上在主體區(qū)域106的頂部上方。例如，柵極氧化物層124可以覆蓋主體區(qū)域106的位于漏極區(qū)域104和源極區(qū)域108之間的部分。如圖1中例示的，柵極氧化物層124可以形成為鄰近薄氧化物層122，使得柵極氧化物層124和薄氧化物層122形成覆蓋表面118的連續(xù)氧化物層。
[0039]柵極電極128可以形成在柵極氧化物層124的頂部上在主體區(qū)域106的頂部上方。主體區(qū)域106和漏極區(qū)域104的在柵極氧化物層124和柵極電極128下面的部分可以形成HVFET 100的一個(gè)溝道區(qū)域。因此，在一些實(shí)施例中，HVFET 100的溝道區(qū)域可以從注入層110的邊緣延伸到源極區(qū)域108。柵極電極128可以充當(dāng)HVFET 100的柵極端子，該柵極端子可以連接到HVFET 100外部的電路系統(tǒng)。在一些實(shí)施例中，柵極電極128可以是重?fù)诫s多晶硅材料。調(diào)制施加在柵極電極128處的柵極電壓可以調(diào)制主體區(qū)域106的在柵極電極128和柵極氧化物層124下面的部分(例如，溝道區(qū)域)的傳導(dǎo)率。
[0040]在通過(guò)離子注入操作形成注入層110之后，可以在薄氧化物層122的頂部上方形成厚氧化物層126。厚氧化物層126的一個(gè)邊緣可以鄰近柵極氧化物層124的一個(gè)邊緣。例如，在柵極氧化物層124的一個(gè)邊緣和厚氧化物層126的一個(gè)邊緣之間可以存在一個(gè)界面。
[0041]如上文所描述的，柵極電極128形成在柵極氧化物層124的頂部上方。在一些實(shí)施例中，如圖1中例示的，柵極電極128可以是形成在柵極氧化物層124和厚氧化物層126的一部分上方的連續(xù)層。例如，柵極電極128可以遵照柵極氧化物層124和厚氧化物層126之間的界面，使得連續(xù)的柵極電極128沉積在柵極氧化物層124的頂部上以及沉積在厚氧化物層126的一部分的頂部上。如圖1中例示的，柵極電極128可以形成在厚氧化物層126的頂部上在注入層110的靠近主體區(qū)域106的邊緣的頂部上方。在一些實(shí)施例中，漏極多晶硅延伸部130可以沉積在厚氧化物層126的頂部上在注入層110的靠近漏極接觸區(qū)域112的邊緣的頂部上方。漏極多晶硅延伸部130和柵極電極128的在注入層110的頂部上方的部分可以改變?cè)谙路铰O區(qū)域104內(nèi)的峰值場(chǎng)。
[0042]HVFET 100可以包括夾層電介質(zhì)132，該夾層電介質(zhì)形成在柵極氧化物層124、柵極電極128和厚氧化物層126的頂部上方。夾層電介質(zhì)132可以是用于防止電極(例如，114、116、128)彼此接觸的絕緣材料。
[0043]HVFET 100的結(jié)構(gòu)和運(yùn)行中的一些被概述如下。漏極區(qū)域104和源極區(qū)域108通過(guò)主體區(qū)域106分開(kāi)。漏極區(qū)域104包括可以與漏極電極114接觸的漏極接觸區(qū)域112。主體區(qū)域106包括可以與源極電極116接觸的源極區(qū)域108。主體區(qū)域106的一部分和漏極區(qū)域104的一部分位于源極區(qū)域108和漏極接觸區(qū)域112之間。換言之，漏極接觸區(qū)域112和源極區(qū)域108可以位于HVFET 100的分開(kāi)的端部上，使得主體區(qū)域106的一些部分和包括注入層110的漏極區(qū)域104的一些部分位于漏極接觸區(qū)域112和源極區(qū)域108之間。在運(yùn)行期間，當(dāng)HVFET 100由柵極電壓設(shè)定成導(dǎo)通狀態(tài)時(shí)，響應(yīng)于漏極到源極電壓的施加，電流可以在漏極接觸區(qū)域112和源極區(qū)域108之間(例如，在注入層110之間)流動(dòng)。
[0044]下文中描述了 HVFET 100的制造。參考圖2描述用于制造HVFET100的方法200。在圖3-圖7中例示處于多個(gè)不同階段的HVFET 100的制造?，F(xiàn)在參考圖3-圖7描述用于制造HVFET 100的方法200。
[0045]圖2示出了用于制造HVFET 100的方法200。如本文中例示和描述的，HVFET 100可以制造在P型半導(dǎo)體襯底102(例如，ρ摻雜娃晶圓)上。在一個(gè)實(shí)施例中，可以使用輕ρ慘雜(5 X 1013cm 3至5 X 10 14cm 3)的娃晶圓。
[0046]參考圖3，襯底102可以具有表面118，在該表面上執(zhí)行處理操作以制造HVFET100。例如，如下文中描述的，可以在表面118上執(zhí)行用于制造HVFET 100的摻雜操作、圖案化操作和分層操作。
[0047]最初，在塊202中，可以在襯底102中形成漏極區(qū)域104，在塊204中，可以在襯底102中形成主體區(qū)域106。漏極區(qū)域104可以是形成在襯底102的一部分中的η阱。主體區(qū)域106可以是形成在襯底102的鄰近漏極區(qū)域104的一部分中的ρ阱。
[0048]漏極區(qū)域104和主體區(qū)域106可以是從表面118延伸到襯底102中的摻雜區(qū)域。在一些實(shí)施例中，漏極區(qū)域104可以具有近似5-10 μ m的深度和近似20-150 μ m的長(zhǎng)度。在一些實(shí)施例中，主體區(qū)域106可以具有近似1-8 μ m的深度。
[0049]現(xiàn)在參考圖4，在塊206中，可以在表面118上形成薄氧化物層122。如例示的，可以在主體區(qū)域106和漏極區(qū)域104 二者上方形成薄氧化物層122。可以使用熱氧化處理生長(zhǎng)薄氧化物層122。在一些實(shí)施例中，薄氧化物層122可以具有近似20nm-500nm的厚度。
[0050]現(xiàn)在參考圖5，在塊208中，可以在薄氧化物層122的頂部上方形成掩蔽層134。掩蔽層134