具有多個(gè)注入層的高壓場(chǎng)效應(yīng)晶體管的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)內(nèi)容涉及場(chǎng)效應(yīng)晶體管的制造，且更具體地，涉及高壓場(chǎng)效應(yīng)晶體管的制造。
【背景技術(shù)】
[0002]高壓場(chǎng)效應(yīng)晶體管(HVFET)可以用在多種不同的電路應(yīng)用(諸如，功率轉(zhuǎn)換電路)中。例如，HVFET可以用作功率轉(zhuǎn)換電路中的功率開(kāi)關(guān)。包括HVFET功率開(kāi)關(guān)的示例功率轉(zhuǎn)換器拓?fù)淇梢园ǖ幌抻诜歉綦x功率轉(zhuǎn)換器拓?fù)?例如，降壓轉(zhuǎn)換器或升壓轉(zhuǎn)換器)和隔離功率轉(zhuǎn)換器拓?fù)?例如，反激轉(zhuǎn)換器)。
[0003]在功率轉(zhuǎn)換電路的運(yùn)行期間，HVFET可能遭受高電壓和高電流。例如，在運(yùn)行期間，HVFET可能遭受數(shù)百伏(例如，700V-800V)的電壓。因此，HVFET可以被設(shè)計(jì)成具有高擊穿電壓。HVFET還可以被設(shè)計(jì)成具有相對(duì)低的導(dǎo)通電阻以便最小化功率轉(zhuǎn)換電路運(yùn)行期間的傳導(dǎo)損耗。
【附圖說(shuō)明】
[0004]參考以下附圖描述本公開(kāi)內(nèi)容的非限制性且非窮舉性實(shí)施方案，其中在所有多個(gè)視圖中相同的參考數(shù)字可以指示相同的部分。
[0005]圖1示出一個(gè)高壓場(chǎng)效應(yīng)晶體管(HVFET)的橫截面?zhèn)纫晥D。
[0006]圖2是描述制造圖1的HVFET的流程圖。
[0007]圖3示出包括圖1的HVFET的一個(gè)漏極區(qū)域和一個(gè)主體區(qū)域的襯底的橫截面?zhèn)纫晥D。
[0008]圖4示出包括一個(gè)薄氧化物層的襯底的橫截面?zhèn)纫晥D。
[0009]圖5示出用于注入圖1的HVFET的注入層的離子注入操作的橫截面?zhèn)纫晥D。
[0010]圖6示出包括一個(gè)厚氧化物層的襯底的橫截面?zhèn)纫晥D。
[0011]圖7示出包括一個(gè)蝕刻的厚氧化物層和蝕刻的薄氧化物層的襯底的橫截面?zhèn)纫晥D。
[0012]圖8示出一個(gè)替代HVFET的橫截面?zhèn)纫晥D。
[0013]在附圖的所有若干視圖中，相應(yīng)的參考字符指示相應(yīng)的部件。本領(lǐng)域技術(shù)人員將理解，圖中的元件是為了簡(jiǎn)化和清楚而例示的從而不必按比例繪制。例如，圖中的某些元件的尺度相對(duì)于其它元件可能被夸大，以有助于增進(jìn)對(duì)本公開(kāi)內(nèi)容的多個(gè)實(shí)施方案的理解。另外，為了便于較少地遮擋本公開(kāi)內(nèi)容的這些多個(gè)實(shí)施方案的視圖，通常不描繪出在商業(yè)上可行的實(shí)施方案中有用的或必需的通用但熟知的元件。
【具體實(shí)施方式】
[0014]在下面的描述中闡述了許多具體的細(xì)節(jié)，以提供對(duì)本發(fā)明的透徹理解。然而，本領(lǐng)域的普通技術(shù)人員應(yīng)明了，不需要采用具體細(xì)節(jié)來(lái)實(shí)踐本發(fā)明。在其它實(shí)例中，為了避免模糊本發(fā)明，沒(méi)有詳細(xì)描述公知的材料或方法。
[0015]貫穿本說(shuō)明書(shū)引用的“ 一個(gè)實(shí)施方案”、“ 一實(shí)施方案”、“ 一個(gè)實(shí)施例”或“ 一實(shí)施例”意味著結(jié)合該實(shí)施方案或?qū)嵤├枋龅木唧w特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一個(gè)實(shí)施方案中。因此，在貫穿本說(shuō)明書(shū)的多個(gè)位置出現(xiàn)的短語(yǔ)“在一個(gè)實(shí)施方案中”、“在一實(shí)施方案中”、“一個(gè)實(shí)施例”或“一實(shí)施例”未必全部指的是相同的實(shí)施方案或?qū)嵤├?。此夕卜，所述具體特征、結(jié)構(gòu)或特性可以以任何合適的組合和/或子組合被組合在一個(gè)或多個(gè)實(shí)施方案或?qū)嵤├小?br>[0016]本公開(kāi)內(nèi)容的高壓場(chǎng)效應(yīng)晶體管(HVFET)可以制造在襯底(例如，摻雜的硅襯底)上。一般而言，可以在襯底的表面上執(zhí)行用來(lái)形成HVFET的處理操作。例如，可以在襯底的表面上執(zhí)行用來(lái)制造HVFET的摻雜操作、圖案化操作和分層操作。
[0017]HVFET包括形成在襯底中的漏極區(qū)域(例如，圖1的漏極區(qū)域104)、源極區(qū)域(例如，圖1的源極區(qū)域108)和主體區(qū)域(例如，圖1的主體區(qū)域106)。漏極區(qū)域和源極區(qū)域可以通過(guò)主體區(qū)域彼此分開(kāi)。漏極區(qū)域可以包括一個(gè)形成在襯底中的摻雜區(qū)域(例如，η阱)。主體區(qū)域可以包括一個(gè)形成在襯底中的鄰近漏極區(qū)域的摻雜區(qū)域(例如，ρ阱)。源極區(qū)域可以是形成在主體區(qū)域內(nèi)的摻雜區(qū)域(例如，Ρ+摻雜區(qū)域和Ν+摻雜區(qū)域)使得主體區(qū)域的一部分被設(shè)置在源極區(qū)域和漏極區(qū)域之間。
[0018]多種不同的層可以形成在襯底的表面上方。柵極氧化物層和柵極電極可以形成在主體區(qū)域的設(shè)置在源極區(qū)域和漏極區(qū)域之間的部分的頂部上方。主體區(qū)域的在柵極電極和柵極氧化物下面的部分可以形成HVFET的溝道區(qū)域。還可以形成源極電極和漏極電極以為源極區(qū)域和漏極區(qū)域提供接觸。
[0019]本公開(kāi)內(nèi)容的HVFET還可以包括形成在漏極區(qū)域上方的薄氧化物層。該薄氧化物層可以在制造漏極區(qū)域中包括的特征(例如，注入層110)期間存在。該薄氧化物層還可以存在于最終的HVFET中，如圖1中例示的。下文描述漏極區(qū)域的結(jié)構(gòu)和制造。
[0020]HVFET的漏極區(qū)域包括多個(gè)注入層(例如，圖1的注入層110_1、注入層110_2、注入層110-3)。如本文中描述的，注入層可以是漏極區(qū)域的η阱內(nèi)的ρ-摻雜區(qū)域。每個(gè)注入層均可以具有一個(gè)近似平行于襯底表面的平面幾何結(jié)構(gòu)。因此，注入層可以彼此近似平行。注入層可以形成在漏極區(qū)域內(nèi)的不同深度處，使得注入層彼此上下堆疊。注入的Ρ型層可以通過(guò)漏極區(qū)域的η型區(qū)域彼此分開(kāi)。
[0021]所述三個(gè)注入層可以被稱(chēng)為頂部注入層、中間注入層和底部注入層。在一些實(shí)施例中，頂部注入層可以形成在襯底的表面處(例如，見(jiàn)圖1)。在其他實(shí)施例中(例如，見(jiàn)圖8)，頂部注入層可以形成在襯底的表面下方一定距離處，使得漏極區(qū)域的一個(gè)η-型部分設(shè)置在頂部注入層和襯底的表面之間。中間注入層可以形成在頂部注入層的下面并且通過(guò)η阱的一個(gè)區(qū)域與頂部注入層分開(kāi)。底部注入層可以形成在中間注入層的下面并且通過(guò)η阱的一個(gè)區(qū)域與中間注入層分開(kāi)。
[0022]可以使用離子注入操作將所述三個(gè)注入層注入在漏極區(qū)域中。一般而言，離子注入操作可以包含在襯底處發(fā)射選定能量的離子束以注入所述注入層中的一個(gè)。如下文描述的(例如，參考圖5)，可以穿過(guò)形成在襯底的表面上的薄氧化物層注入所述三個(gè)注入層。穿過(guò)薄氧化物層的注入可以有助于產(chǎn)生具有高斯分布摻雜輪廓的注入層。在一些實(shí)施例中，在離子注入操作期間可以使襯底傾斜使得離子束不垂直地撞擊在薄氧化物層上。例如，襯底可以?xún)A斜使得離子束以偏離垂線近似3度-10度的角度撞擊在薄氧化物層上。在襯底傾斜的同時(shí)注入還可以有助于產(chǎn)生具有高斯分布摻雜輪廓的注入層。
[0023]在隨后的處理操作期間，漏極區(qū)域的頂部上方的薄氧化物層可以留在漏極區(qū)域上方。例如，在隨后處理操作期間，可以在薄氧化物層的頂部上建立附加層(例如，絕緣體和電極)。在一些實(shí)施例中，在最后的HVFET器件中可以存在薄氧化物層，如圖1和圖8中例示的。
[0024]現(xiàn)在參考圖1-圖8描述示例HVFET以及所述示例HVFET的制造。圖1和圖8示出示例HVFET。圖2示出用于制造HVFET的一種示例方法。圖3-圖7示出如圖2的方法中描述的制造HVFET的各個(gè)階段。
[0025]圖1是本公開(kāi)內(nèi)容的HVFET 100的橫截面?zhèn)纫晥D。HVFET 100可以用在多種不同的電子應(yīng)用中。例如，HVFET 100可以用作開(kāi)關(guān)模式電源電路中的功率開(kāi)關(guān)。在一個(gè)實(shí)施例中，HVFET 100可以用于具有額定電壓700伏、額定電流5安培和1歐姆的RDS(]N的應(yīng)用。
[0026]HVFET 100包括ρ型半導(dǎo)體襯底102。例如，ρ型半導(dǎo)體襯底102可以是ρ摻雜硅晶圓。Ρ型半導(dǎo)體襯底102下文可以被稱(chēng)為“襯底102。襯底102包括漏極區(qū)域104、主體區(qū)域106和源極區(qū)域108。源極區(qū)域108可以指Ρ+區(qū)域108-1和Ν+區(qū)域108-2的組合。主體區(qū)域106的一部分位于漏極區(qū)域104和源極區(qū)域108之間。
[0027]漏極區(qū)域104形成在襯底102內(nèi)。例如，漏極區(qū)域104可以是形成在襯底102內(nèi)的η阱。漏極區(qū)域104包括三個(gè)注入層110-1、110-2和110-3 (統(tǒng)稱(chēng)為“注入層110-)。漏極區(qū)域104還可以包括漏極接觸區(qū)域112。漏極接觸區(qū)域112可以是漏極區(qū)域104內(nèi)的重η摻雜(Ν+)區(qū)域。漏極接觸區(qū)域112可以被漏極電極114接觸。漏極電極114可以充當(dāng)HVFET 100的漏極端子，該漏極端子可以連接到HVFET 100外部的電路系統(tǒng)。在一些實(shí)施例中，漏極電極114可以是金屬電極。
[0028]主體區(qū)域106形成在襯底102內(nèi)鄰近漏極區(qū)域104。例如，主體區(qū)域106可以是形成在襯底102中鄰近漏極區(qū)域104的摻雜區(qū)域(例如，ρ阱)。在一些實(shí)施例中，主體區(qū)域106可以鄰接漏極區(qū)域104 (例如，與該漏極區(qū)域104交界)。
[0029]源極區(qū)域108可以包括在主體區(qū)域106內(nèi)的一個(gè)或多個(gè)摻雜區(qū)域。例如，源極區(qū)域108可以包括形成在主體區(qū)域106內(nèi)的重ρ摻雜(Ρ+)區(qū)域108-1和重η摻雜(Ν+)區(qū)域108-2。源極區(qū)域108通過(guò)主體區(qū)域106與漏極區(qū)域104分開(kāi)。例如，源極區(qū)域108形成在主體區(qū)域106內(nèi)使得主體區(qū)域106的一部分設(shè)置在源極區(qū)域108和漏極區(qū)域104之間。主體區(qū)域106的設(shè)置在源極區(qū)域108和漏極區(qū)域104之間的部分可以包括HVFET 100的“溝道區(qū)域”的一部分。源極區(qū)域108可以被源極電極116接觸。源極電極116可以充當(dāng)HVFET100的源極端子，該源極端子可以連接到HVFET 100外部的電路系統(tǒng)。在一些實(shí)施例中，源極電