一種制備三維環(huán)柵結(jié)構(gòu)半導體場效應晶體管器件的方法
【技術(shù)領域】
[0001]本發(fā)明涉及半導體技術(shù)領域，特別是涉及一種制備三維環(huán)柵結(jié)構(gòu)半導體場效應晶體管器件的方法。
【背景技術(shù)】
[0002]隨著電子集成技術(shù)的進一步發(fā)展，電子器件的小型化、高效化的需求逐漸的加大，但隨著半導體器件尺寸不斷縮小，通過等比例縮小器件尺寸來提高器件性能的方法即將接近極限，短溝道效應和亞閾性能退化亦限制了器件尺寸的進一步縮小，因此越來越多的研究者關注利用具有復雜幾何柵結(jié)構(gòu)的晶體管來增加柵極對晶體管溝道內(nèi)的電流控制。在目前所有提出的多柵結(jié)構(gòu)中，環(huán)形柵具有可以較好的減小芯片面積，更小的漏端寄生電容以及更快的開關速度等優(yōu)點。
[0003]但目前的報道的環(huán)柵晶體管結(jié)構(gòu)所采用的還是基于平面內(nèi)一維微納功能材料的傳統(tǒng)的微納加工技術(shù)。較為成功且成熟的工藝見文獻(Aaron D.Franklin, et al.CarbonNanotube Complementary ffrap-Gate Transistors.Nano Lett.2013，13，2490-2495)，文中發(fā)展了具有自對準環(huán)柵結(jié)構(gòu)的碳納米管晶體管。
[0004]該晶體管工藝過程包括首先將碳納米轉(zhuǎn)移至S0I襯底上并采用微加工工藝制備源漏Pb電極，然后通過Si濕法選擇性各向異性腐蝕，將碳納米管源漏之間的部分懸空，之后對整個樣品采用原子層沉積技術(shù)，在碳納米管上全方位包裹11?)2與A1 203介質(zhì)層，同時獲得對樣品表面的鈍化處理，然后繼續(xù)采用原子層沉積技術(shù)，生長TiN環(huán)柵金屬。采用這一技術(shù)可以所獲小于20nm柵極尺寸，且器件仍具有較低的工作電壓，飽和電流較強。但對于自支撐功能微納材料，在不進行支撐襯底位置轉(zhuǎn)移的條件下，怎樣獲得三維空間的環(huán)柵器件的有效制備，仍需要方法與技術(shù)上的創(chuàng)新與發(fā)展。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是要提供一種以自支撐三維微納米功能結(jié)構(gòu)為載體，利用微納加工技術(shù)制備三維環(huán)柵結(jié)構(gòu)半導體場效應晶體管(M0SFET)器件的方法。
[0006]特別地，本發(fā)明提供了一種制備三維環(huán)柵結(jié)構(gòu)半導體場效應晶體管器件的方法，具體步驟如下:
[0007]步驟1、在所述自支撐三維微納米功能結(jié)構(gòu)表面制備第一電介質(zhì)層；
[0008]步驟2、在前述樣品上制備三維環(huán)柵金屬電極；
[0009]步驟3、在前述樣品上制備第二電介質(zhì)層以達到源漏極金屬引線與柵極的電隔離；
[0010]步驟4、在前述樣品上刻蝕制備電極接觸孔；
[0011]步驟5、電極接觸塊的制備及其與所述電極接觸塊孔的連接以獲得所述三維環(huán)柵結(jié)構(gòu)半導體場效應晶體管器件。
[0012]可選地，所述自支撐三維微納米功能結(jié)構(gòu)由自支撐微納尺度結(jié)構(gòu)模型修飾處理獲得;
[0013]可選地，對所述自支撐微納尺度結(jié)構(gòu)模型的修飾處理具體包括:采用聚焦離子束刻蝕以及干法或濕法腐蝕技術(shù)，優(yōu)化結(jié)構(gòu)形貌并調(diào)整尺寸，從而獲得所述自支撐三維微納米功能結(jié)構(gòu)。
[0014]可選地，所述自支撐微納尺度結(jié)構(gòu)模型通過在掩膜上采用濕法或干法腐蝕獲得。
[0015]可選地，所述掩膜通過在功能塊材上采用光刻方法加工預定光刻膠圖形陣列而獲得的；
[0016]可選地，所述光刻方法包括電子束光刻方法或光學光刻方法。
[0017]可選地，所述掩膜通過如下方法獲得:首先在功能塊材表面蒸發(fā)導電金屬層或敷涂其他導電聚合物，再通過金屬蒸發(fā)、溶膠剝離或以金屬圖形作為掩膜。
[0018]可選地，所述功能塊材通過化學氣相沉積方法生長在支撐襯底上。
[0019]可選地，所述功能塊材包括半導體材料、金屬材料以及電絕緣材料。
[0020]可選地，所述支撐襯底在使用前需要進行清洗與處理，具體包括:
[0021]首先依次采用丙酮、乙醇、去離子水對所述支撐襯底進行超聲處理；再用氮氣吹干；然后在烘箱或熱板上進行去水汽干燥處理。
[0022]可選地，所述第一電介質(zhì)層采用原子層沉積技術(shù)實現(xiàn)所述第一電介質(zhì)層在所述自支撐三維微納米功能結(jié)構(gòu)表面的包裹生長；
[0023]可選地，所述第一電介質(zhì)層采用高K材料；
[0024]進一步，所述高K材料為A1203、Zr02、11?)2中的一種或多種組合。
[0025]可選地，所述三維環(huán)柵金屬電極是采用聚焦離子束化學氣相沉積技術(shù)制備而成的。
[0026]本發(fā)明通過利用沉積一層介質(zhì)層來實現(xiàn)基于三維微納米功能結(jié)構(gòu)的半導體場效應晶體管器件之間的柵極與源極及漏極之間的電隔離，使得本發(fā)明的方法所制備的晶體管器件具有有效的柵控特性，能各向同性調(diào)控源極與漏極之間的場效應，抑制邊角效應，在微納米級別提供較長且寬的溝道，更小的漏端寄生電容，減少漏端的電場擴散，從而有利于提高晶體管器件的性能。同時，本發(fā)明適合于微納尺度多電極器件的加工，所涉及的工藝易于與平面加工兼容，有利于實現(xiàn)三維光、電、磁等多功能三維集成加工。此外，本發(fā)明的三維環(huán)柵結(jié)構(gòu)半導體場效應晶體管的制備方法耗時少，且成品率高，靈活性高，可設計性高，易于根據(jù)需要制備出適配各種不同形貌以及幾何尺寸的多功能結(jié)構(gòu)。
[0027]根據(jù)下文結(jié)合附圖對本發(fā)明具體實施例的詳細描述，本領域技術(shù)人員將會更加明了本發(fā)明的上述以及其他目的、優(yōu)點和特征。
【附圖說明】
[0028]后文將參照附圖以示例性而非限制性的方式詳細描述本發(fā)明的一些具體實施例。附圖中相同的附圖標記標示了相同或類似的部件或部分。本領域技術(shù)人員應該理解，這些附圖未必是按比例繪制的。附圖中:
[0029]圖1是根據(jù)本發(fā)明一個實施例的三維環(huán)柵結(jié)構(gòu)半導體場效應晶體管器件的結(jié)構(gòu)示意圖；
[0030]圖2是根據(jù)本發(fā)明一個實施例所述加工平面掩膜圖形的示意圖；
[0031]圖3是根據(jù)本發(fā)明一個實施例所述制備自支撐圓柱體單元的示意圖；
[0032]圖4是根據(jù)本發(fā)明一個實施例所述制備金屬導電層的示意圖；
[0033]圖5是根據(jù)本發(fā)明一個實施例所述自支撐錐功能結(jié)構(gòu)的示意圖；
[0034]圖6是根據(jù)本發(fā)明一個實施例所述自支撐三維微納米功能結(jié)構(gòu)的示意圖；
[0035]圖7是根據(jù)本發(fā)明一個實施例所述制備第一介質(zhì)層的示意圖；
[0036]圖8是根據(jù)本發(fā)明一個實施例所述三維環(huán)柵金屬電極的示意圖；
[0037]圖9是根據(jù)本發(fā)明一個實施例所述制備第二介質(zhì)層的示意圖；
[0038]圖10是根據(jù)本發(fā)明一個實施例所述刻蝕電極接觸孔的示意圖；
[0039]圖11是根據(jù)本發(fā)明一個實施例所述電極接觸塊的制備及其與電極接觸孔連接的示意圖。
【具體實施方式】
[0040]圖1示出了本發(fā)明一個實施例的三維環(huán)柵結(jié)構(gòu)半導體場效應晶體管器件的結(jié)構(gòu)示意圖。其制備過程具體包括以下步驟:
[0041]圖2是根據(jù)本發(fā)明一個實施例所述平面掩膜圖形的加工示意圖，參考圖2，首先可以選用Si襯底1作為功能薄膜層生長的支撐襯底，用于襯底上的功能塊材2的制備。功能塊材2的選取可以是半導體材料、金屬材料或電絕緣材料。其中，需要對Si襯底1進行清洗與處理，具體如下:首先依次采用丙酮、乙醇、去離子水對Si