半導體晶圓的評價方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導體晶圓的評價方法，尤其涉及一種基于接合漏電流測量所實施的半導體晶圓的評價方法。
【背景技術(shù)】
[0002]伴隨內(nèi)存、CO) (Charge-coupled Device，電荷親合組件)等固態(tài)攝像組件等半導體裝置的微細化、高性能化，對作為材料的硅晶圓也要求高質(zhì)量化，并開發(fā)與此對應(yīng)的各種硅晶圓，以提升制品的制品成品率。特別是，推測對制品特性直接造成影響的晶圓表層部的結(jié)晶性尤其重要，作為其改善對策，開發(fā)出以下技術(shù):1)在包含惰性氣體或氫的氣氛中進行高溫處理；2)通過改善提拉條件來減少內(nèi)生(Grown-1n)缺陷；3)開發(fā)磊晶成長晶圓等。
[0003]使用氧化膜耐壓(gate oxide integrity，G0I)評價，作為現(xiàn)有的娃晶圓表面質(zhì)量的電氣特性評價法。該電氣特性評價法是先通過熱氧化在硅晶圓表面上形成閘極氧化膜，并在該閘極氧化膜上形成電極，由此對絕緣體即硅氧化膜施加電應(yīng)力，通過該絕緣程度來評價硅晶圓表面質(zhì)量。即，若原本的硅晶圓表面存在缺陷或金屬雜質(zhì)等，則由于熱氧化將其攝入硅氧化膜、或者形成與表面形狀對應(yīng)的氧化膜，成為不均勻的絕緣體，從而絕緣性下降。氧化膜耐壓在實際器件(device)中，是MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金氧半場效晶體管)的閘極氧化膜可靠性，為改善氧化膜耐壓進行了各種晶圓開發(fā)。然而，即便GOI (氧化膜耐壓)沒有問題，器件成品率也有可能下降，尤其是近年來，伴隨器件的高集積化，這種情況變多。
[0004]特別是在固態(tài)攝像組件中，在考慮例如降低暗電流來提升靈敏度的情況下，降低由晶圓引起的接合漏電流來使暗電流下降，從而最終有助于提升組件特性。尤其是在金屬污染為原因的情況下，伴隨近年來的組件高性能化，微量金屬污染逐漸產(chǎn)生影響。另一方面，現(xiàn)狀為:在化學分析中，通過高靈敏度化的搭配來檢測各種金屬，但對于掌握化學分析中所檢測到的金屬元素中，哪一種金屬會最大幅度地對實際的組件、接合漏電(接合漏泄，junct1n leakage)造成影響非常困難。
[0005]作為特定這種對接合漏電造成影響的污染金屬的方法，也可如專利文獻I所示，根據(jù)接合漏電流的溫度依賴(temperature dependence)特性，來特定污染金屬。
[0006]現(xiàn)有技術(shù)文獻
[0007]專利文獻
[0008]專利文獻1:日本專利公開2013-008869號公報

【發(fā)明內(nèi)容】

[0009](一 )要解決的技術(shù)問題
[0010]然而，發(fā)明人進行研究，結(jié)果發(fā)現(xiàn)存在以下問題:在專利文獻I所示的方法中，需要測量多個溫度中的接合漏電流，不但測量耗時，而且也有根據(jù)污染元素的不同而形成多個能級的情況，檢測要求相當高的精度。
[0011]本發(fā)明是鑒于上述問題點而完成的，其目的在于提供一種半導體晶圓的評價方法，其可對高質(zhì)量晶圓的接合漏電流特性高精度地進行評價，并簡化金屬元素的特定，該金屬元素成為起因于金屬污染而導致漏電的原因，而該高質(zhì)量晶圓是使用于例如CCD、CMOS (Complementary Metal-Oxide-Semiconductor，互補式金氧半導體)傳感器等固態(tài)攝像組件這類會由于晶圓的質(zhì)量而影響成品率的制品中。
[0012](二)技術(shù)方案
[0013]為了達成上述目的，本發(fā)明提供一種半導體晶圓的評價方法，是通過接合漏電流來評價半導體晶圓的方法，其特征在于，包含以下步驟:準備已知污染元素及污染量的基準晶圓的步驟；在所述基準晶圓上形成多個包含Pn接合的單元的步驟；測量所述基準晶圓的所述多個單元的接合漏電流，獲取所述基準晶圓的所述接合漏電流的分布的步驟；進行所述基準晶圓的所述接合漏電流的分布與污染元素的對應(yīng)的步驟；在被測晶圓上形成多個包含Pn接合的單元的步驟；測量所述被測晶圓的所述多個單元的接合漏電流，獲取所述被測晶圓的接合漏電流的分布的步驟；基于所述對應(yīng)而得的對應(yīng)關(guān)系，特定所述被測晶圓的污染元素的步驟。
[0014]這樣，利用已知污染元素及污染量的基準晶圓，預(yù)先進行接合漏電流的分布與污染元素的對應(yīng)關(guān)聯(lián)，并根據(jù)測量被測晶圓的接合漏電流所獲得的接合漏電流的分布，基于上述對應(yīng)而得的對應(yīng)關(guān)系來特定污染元素，由此可高精度地評價高質(zhì)量晶圓的接合漏電流特性，且可簡化金屬元素的特定，該金屬元素成為起因于金屬污染而導致漏電的原因。
[0015]這里，被測晶圓的污染量優(yōu)選為，其表面濃度為lX107atomS/Cm2以上且未達到3 X 108atoms/cm2的范圍。
[0016]這樣，若被測晶圓的污染量，其表面濃度為I X 107atoms/cm2以上且未達到3X 10satoms/cm2的范圍內(nèi)，則可確實地特定污染元素。
[0017]另外，優(yōu)選地，基準晶圓的接合漏電流的分布與污染元素的對應(yīng)關(guān)系，是將基準晶圓的接合漏電流分布的峰值與污染元素作對應(yīng)關(guān)聯(lián)來進行。
[0018]這樣，通過將基準晶圓的接合漏電流分布的峰值與污染元素作對應(yīng)，可確實地特定污染元素。
[0019]進而，優(yōu)選地，將基準晶圓的接合漏電流分布的峰值與污染元素的對應(yīng)關(guān)系預(yù)先儲存于數(shù)據(jù)庫中，在特定被測晶圓的污染元素時，基于已儲存于數(shù)據(jù)庫中的對應(yīng)關(guān)系來特定污染元素。
[0020]這樣，在特定被測晶圓的污染元素時，基于已儲存于數(shù)據(jù)庫中的對應(yīng)關(guān)系來特定污染元素，由此可更有效地特定污染元素。
[0021](三)有益效果
[0022]如上所述，依據(jù)本發(fā)明，根據(jù)測量被測晶圓的接合漏電流所獲得的接合漏電流的分布，基于利用基準晶圓預(yù)先獲得的接合漏電流的分布與污染元素的對應(yīng)關(guān)系來特定污染元素，由此可高精度地評價高質(zhì)量晶圓的接合漏電流特性，并可簡化金屬元素的特定，該金屬元素成為起因于金屬污染而導致漏電的原因。
【附圖說明】
[0023]圖1是表示本發(fā)明的半導體晶圓的評價方法的一例的流程。
[0024]圖2是用于說明接合漏電流的分布的峰值由于污染元素而發(fā)生變化的概念圖。
[0025]圖3a是表示實驗例I的接合漏電流的分布的圖。
[0026]圖3b是表示實驗例I的接合漏電流的另一分布的圖。
[0027]圖4是表示實驗例2的接合漏電流的分布的圖。
[0028]圖5是表示實驗例3的接合漏電流的分布的圖。
[0029]圖6是表示實驗例4的接合漏電流的分布的圖。
【具體實施方式】
[0030]下面，作為實施方式的一例，一邊參照附圖一邊詳細地說明本發(fā)明，但本發(fā)明并非限定于該實施方式。
[0031]如上所述，作為特定會對接合漏電造成影響的污染金屬的方法，也可根據(jù)接合漏電流的溫度依賴特性來特定污染金屬，但在該方法中，存在以下問題而有改善的余地:需要測量多個溫度中的接合漏電流，不但測量耗時，而且也有根據(jù)污染元素的不同而形成多個能級的情況，檢測要求相當高的精度。
[0032]因此，本發(fā)明的發(fā)明人等努力反復(fù)研究半導體晶圓的評價方法，該半導體晶圓的評價方法可高精度地評價高質(zhì)量晶圓的接合漏電流特性，并簡化金屬元素的特定，該金屬元素成為起因于金屬污染而導致漏電的原因。
[0033]其結(jié)果研究出以下的技術(shù)而完成本發(fā)明，即利用已知污染元素和污染量的基準晶圓，預(yù)先取得接合漏電流的分布與污染元素的對應(yīng)關(guān)系，并根據(jù)測量被測晶圓的接合漏電流所獲得的接合漏電流的分布，基于上述對應(yīng)關(guān)系來特定污染元素，由此可高精度地評價高質(zhì)量晶圓的接合漏電流特性，且可簡化金屬元素的特定，該金屬元素成為起因于金屬污染而導致漏電的原因。
[0034]一邊參照圖1，一邊說明本發(fā)明的半導體晶圓的評價方法。
[0035]圖1是表示本發(fā)明的半導體晶圓的評價方法的一例的流程。
[0036]首先，準備已知污染元素、污染量的基準晶圓(參照圖1的步驟Sll)。
[0037]具體而言，例如，在處于規(guī)定污染程度的磊晶成長用反應(yīng)器(以下稱為反應(yīng)器)中，使硅磊晶成長在硅晶圓上，并進行該磊晶晶圓的表面的化學分析，以獲得磊晶晶圓的污染元素、污染量。該化學分析可通過以氟硝酸液滴來蝕刻晶圓表面，然后回收此氟硝酸液滴并以IPC-MS(感應(yīng)耦合電漿質(zhì)量質(zhì)譜儀)加以分析來進行。
[0038]在與上述相同的反應(yīng)器中，使娃嘉晶成長在娃晶圓上而獲得嘉晶晶圓。將該嘉晶晶圓作為已知污染元素、污染量的基準晶圓。
[0039]此處，上述矽磊晶成長，例如能以使矽磊晶層成為電阻率為10 Ω.cm的P型的方式，一邊摻硼一邊進行。
[0040]接著，在基準晶圓上形成包含pn接合的單元(參照圖1的步驟S12)。
[0041]具體而言，例如，通過1000°C、90分鐘的高熱氧化(濕式氧化)，在圖1的步驟Sll中所準備的基準晶圓的表面上，形成200nm厚度的硅氧化膜。
[0042]然后，在晶圓上涂布抗蝕劑(resist)，并通過微影在抗蝕膜上形成圖案。此外，抗蝕膜可使用負型抗蝕劑(光照射的部位發(fā)生固化的抗蝕劑)。通過氫氟酸緩沖溶液，對附有形成了此圖案的抗蝕膜的晶圓，蝕刻該晶圓中的無抗蝕膜的區(qū)域的硅氧化膜。
[0043]接著，利用硫酸-過氧化氫混合液來移除抗蝕膜，實施RCA清洗。
[0044]在該晶圓上，將硅氧化膜作為掩膜(mask)，將硼按照加速電壓55keV、劑量2X1012atoms/cm2來離子注入，然后在1000°C的氮氣氛下進行恢復(fù)退火，形成深的p型層。
[0045]接著，在該晶圓上涂布含磷玻璃，將硅氧化膜作為掩膜使磷自晶圓表面擴散，由此形成淺的η型層。
[0046]如上所述般，可形成pn接合。
[0047]此外，通過上述微影，形成多個未以抗蝕膜覆蓋的區(qū)域，由此可形成多個包含pn接合的單元。
[0048]接著，測量基準晶圓的多處的接合漏電流，獲取接合漏電流的分布(參照圖1的步驟 S13)ο
[0049]具體而言，例如，形成η型區(qū)域電極，該η型區(qū)域電極電性連接于基準晶圓的包含pn接合的單元的η型區(qū)域，且形成P型區(qū)域電極，該P型區(qū)域電極電性連接于基準晶圓的包含pn接合的單元的P型區(qū)域，并以對pn接合部施加反向偏壓的方式，向η型區(qū)域電極和ρ型區(qū)域電極供應(yīng)電位，來測量接合漏電流。
[0050]此時，優(yōu)選地，取得500處以上的資料，并取得漏電流的分布。
[0051]當缺陷密度較小時，為了檢測晶圓上的不良部位，需要多次測量。由于具體的測量數(shù)取決于半導體晶圓，因此優(yōu)選根據(jù)所要求的半導體晶圓，適當?shù)卦O(shè)定最佳數(shù)。
[0052]接著，將基準晶圓的接合漏電流的分布與污染元素作對應(yīng)(參照圖1的步驟S14)。
[0053]