制造半導體器件的方法
【專利說明】制造半導體器件的方法
[0001]與相關(guān)申請的交叉引用
[0002]通過引用將提交于2014年7月7日的日本專利申請N0.2014-139269的公開完整結(jié)合在此，包括其說明書，附圖和摘要。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及用于制造半導體器件的技術(shù)，并且，例如，涉及有效地適用于附加(affix)用于標識產(chǎn)品信息的編碼的半導體器件的技術(shù)。
【背景技術(shù)】
[0004]日本待審專利公開N0.2011-66340(專利文獻1)描述了一種銘刻對應于半導體器件的密封體內(nèi)的半導體器件的標識號的二維條形碼的技術(shù)。
[0005]另外，日本待審專利公開N0.2002-299509(專利文獻2)描述了一種以圍繞阻焊膜的周邊的方式形成壩狀物的技術(shù)，所述阻焊膜覆蓋用于半導體器件的襯底的電路圖案。
[0006][專利文檔1]
[0007]日本待審專利公開N0.2011-66340
[0008][專利文檔2]
[0009]日本待審專利公開N0.2002-299509

【發(fā)明內(nèi)容】

[0010]本發(fā)明的發(fā)明人研究了一種用于改進半導體器件的性能的技術(shù)。作為該研究的一部分，為了便于分析在半導體器件的制造步驟中出現(xiàn)的缺陷，本發(fā)明的發(fā)明人進行了用于將標識信息附加到半導體器件的技術(shù)的研究。
[0011]當分析在半導體器件的制造步驟中出現(xiàn)的缺陷時，為了能夠追蹤每一個步驟的歷史數(shù)據(jù)，例如，一種更好的選擇是將標識信息附加到將被提供用于組裝該半導體器件的基體材料的空閑區(qū)域，并且進行每一個步驟。
[0012]在另一方面，近年來，為了減少半導體器件的制造成本，已經(jīng)存在增加被在一個基體材料內(nèi)提供的器件區(qū)域的數(shù)目的趨勢。結(jié)果，與器件區(qū)域的數(shù)目增加之前的情況相比，基體材料的不是器件區(qū)域的空閑區(qū)域減少了。因此，與器件區(qū)域的數(shù)目增加之前的情況相比，在空閑區(qū)域中形成的標識信息和器件區(qū)域之間的距離(間隔)變短了。結(jié)果，發(fā)現(xiàn)在以樹脂密封器件區(qū)域的步驟中，當給器件區(qū)域提供的樹脂通過模制設(shè)備和基體材料之間的界面滲漏時，附加到基體材料的空閑區(qū)域的標識信息很可能被以滲漏的樹脂覆蓋。
[0013]根據(jù)此處的說明和附圖，將明了其它問題和新穎的特征。
[0014]根據(jù)一個實施例的半導體器件的制造方法包括在多個器件區(qū)域內(nèi)形成密封體的步驟，其中在布線襯底的器件區(qū)域外部形成第一標識信息。另外，根據(jù)一個實施例的半導體器件的制造方法包括在形成所述密封體之后，讀取第一標識信息，并且在所述密封體上附加第二標識信息的步驟。另外，在形成所述密封體的步驟之前，在形成有第一標識信息的標記區(qū)域和所述器件區(qū)域之間形成壩狀物部分。
[0015]根據(jù)上面所述的一個實施例，可以改進形成在所述半導體器件內(nèi)的編碼的讀取可靠性。
【附圖說明】
[0016]圖1是根據(jù)一個實施例的半導體器件的平面圖；
[0017]圖2是沿著圖1的線A-A取得的截面圖；
[0018]圖3是示出了除去了圖1所示的密封體的狀態(tài)下的半導體器件的內(nèi)部配置的透視平面圖；
[0019]圖4是示出了參考圖1到3解釋的半導體器件的組裝流程的解釋圖；
[0020]圖5是示出了在圖4所示的基體材料提供步驟中提供的布線襯底的整體配置的平面圖；
[0021]圖6是圖5的A部分的放大的平面圖；
[0022]圖7是沿著圖6的線A-A取得的放大的截面圖；
[0023]圖8是示出了多個半導體芯片被安裝在圖6所示的布線襯底上的狀態(tài)的放大平面圖；
[0024]圖9是示出了多個半導體芯片被安裝在圖7所示的布線襯底上的狀態(tài)的放大截面圖；
[0025]圖10是示意地示出了圖4所示的管芯接合步驟的細節(jié)的解釋圖；
[0026]圖11是示出了圖8所示的布線襯底的半導體芯片和端子被通過導線電耦連的狀態(tài)的放大平面圖；
[0027]圖12是示出了圖9所示的布線襯底的半導體芯片和端子被通過導線電耦連的狀態(tài)的放大平面圖；
[0028]圖13是示出了在將圖12所示的多個器件形成區(qū)域保持在模制設(shè)備內(nèi)的情況下，向模制設(shè)備的空腔中提供樹脂的狀態(tài)的放大截面圖；
[0029]圖14是示出了布線襯底被從圖13所示的模制設(shè)備中取出的狀態(tài)的整體配置的平面圖；
[0030]圖15是以截面圖示意地示出了圖13所示的模制設(shè)備的配置的解釋圖；
[0031]圖16是圖14的A部分的放大平面圖；
[0032]圖17是示意地示出了用于將圖14所示的密封體的主體從入口(gate)樹脂部分分離的入口中斷步驟的解釋圖；
[0033]圖18是圖14所示的密封體的入口樹脂部分被去除，并且在密封體的上表面上形成標記和編碼的狀態(tài)的放大平面圖；
[0034]圖19是示意地示出了圖4所示的標記步驟的流程的解釋圖；
[0035]圖20是以沿著圖19的線A-A取得的截面示出了讀取布線襯底的編碼的步驟的解釋圖；
[0036]圖21是以沿著圖19的線B-B取得的截面示出了在密封體的上表面之上形成標記和編碼的步驟的解釋圖；
[0037]圖22是沿著圖16的線A-A取得的放大截面圖；
[0038]圖23是示出了作為圖22所示的實施例的修改的壩狀物部分的放大截面圖；
[0039]圖24是示出了作為圖22所示的實施例的另一個修改的壩狀物部分的放大截面圖；
[0040]圖25是示出了作為圖22所示的實施例的另一個修改的壩狀物部分的放大截面圖；
[0041]圖26是示出了作為圖16的實施例的修改的壩狀物部分的放大截面圖；和
[0042]圖27是示出了圖13所示的實施例的修改的放大截面圖。
【具體實施方式】
[0043][描述形式，基本術(shù)語和其在本申請中的使用的解釋]
[0044]在本申請中，如果必要，為了方便起見，可以將實施例在其描述中劃分為多個部分或者小節(jié)來描述實施例。然而，除非另外具體地明確說明，它們絕不是彼此無關(guān)的或者彼此不同，并且單個例子的各個部分中的一個部分是其余的部分或者整體的細節(jié)，變體等。原則上，將省略類似部分的重復描述。除非另外具體地明確說明，實施例中的每一個組成元件不是不可缺少的，除非該組成元件理論上局限于給定的數(shù)目，或者除非從上下文明顯可知該組成元件是不可缺少的。
[0045]同樣，即使當諸如“X由A組成〃的表述被在實施例等的描述中與一種材料，一種組成等相關(guān)聯(lián)地使用時，不排除包含A之外的元素作為其主要組分元素之一的材料，組成等，除非另外具體地明確說明，或者除非根據(jù)上下文顯然排除這種材料，組成等。例如，當提及一種組分時，該表述的含義是〃包含A作為主要組分的X"等。應當理解，即使當例如提及〃硅部件〃等時，其不限于純硅，并且還包括包含SiGe (硅，鍺)合金、包含硅作為主要成分的另一種多元素合金、另一種添加劑等的部件。另外，自然應當理解，除非另外說明，此處使用的術(shù)語鍍金，銅層，鍍鎳等被認為不僅包含純金，銅，鎳等；而且包含包括金，銅，鎳等作為主要成分的部件。
[0046]另外，當提及特定數(shù)值或者數(shù)量時，除非另外具體地明確說明，其可以是比特定數(shù)值大或小的值，除非該數(shù)值理論上局限于給定值，或者除非根據(jù)上下文該數(shù)值顯然被局限于給定值。
[0047]另外，在本申請中，使用術(shù)語“平面表面”或者“側(cè)表面”。以半導體芯片的由半導體元件形成的表面作為基準面，與該基準面平行的表面被描述為平面表面。另外，與平面表面相交的表面被描述為側(cè)表面。另外，在側(cè)視圖中耦連兩個間隔的平面表面的方向被描述為厚度方向。
[0048]另外，在本申請中，可以使用術(shù)語“頂表面”或者“底表面”。然而，半導體封裝的安裝形式包括各種形式。因此，在安裝半導體封裝之后，例如，頂表面可能被布置在底表面之下。在本申請中，半導體芯片的元件形成表面?zhèn)壬系钠矫姹砻婊蛘卟季€襯底的芯片安裝表面?zhèn)壬系钠矫姹砻姹幻枋鰹轫敱砻?，并且布置在頂表面的相對?cè)的表面被描述為底表面。
[0049]在實施例的每一個附圖中，相同或者類似的部分被以相同或者類似的標記或者參考數(shù)字指示，并且原則上不重復其描述。
[0050]在本申請中，當使用表述“讀取” “編碼”等時，其含義是在獲得“編碼”的圖像信息之后，基于獲得的圖像信息，執(zhí)行〃解密(解碼)〃處理，并且獲得加密之前的信息。
[0051]在附圖中，當陰影線等導致復雜的圖示時，或者當將被以陰影線表述的部分和空白空間之間的區(qū)別是明顯的時，即使在截面中也可能省略陰影線等。與之相關(guān)的是，當根據(jù)描述等明顯可知孔是二維封閉的時，甚至省略了二維閉合孔的背景輪廓等。在另一方面，SP使未在截面中示出，不是空白空間的部分也可以帶有陰影線，以便清楚地示出該帶有陰影線的部分不是空白空間。
[0052](實施例)
[0053]在下面的實施例中解釋的技術(shù)廣泛地適用于半導體器件，其中編碼被附加到用于密封安裝在基體材料上的半導體芯片的密封體上。在本實施例中，作為例子，將解釋將上面的技術(shù)應用于BGA(球柵陣列)類型的半導體器件的模式，其中球狀外部端子被在布線襯底的封裝表面?zhèn)壬弦跃仃囆问讲贾谩?br>[0054]<半導體器件>
[0055]首先，參考圖1到3，將解釋本實施例的半導體器件PKG1的配置的概要。圖1是根據(jù)本實施例的半導體器件的平面圖。另外，圖2是沿著圖1的線A-A取得的截面圖。另外，圖3是示出了去除了圖1所示的密封體的半導體器件的內(nèi)部配置的透視平面圖。
[0056]如圖2和3所示，根據(jù)本實施例的半導體器件PKG1包括布線襯底WS，安裝在布線襯底WS之上的半導體芯片CP和用于密封半導體芯片CP的密封體MR(見圖1和2)。半導體芯片CP和在布線襯底WS之上形成的多個端子BF分別通過包括諸如金(Au)和銅(Cu)的導電成分的多個導線BW電耦連。另外，如圖2所示，在作為布線襯底WS的封裝表面的下表面WSb上，形成與半導體芯片CP電耦連的多個接合盤LD。另外，多個焊料球(焊料材料)SB分別與接合盤LD耦連。接合盤LD和焊料球SB是用于將半導體器件PKG1與封裝襯底(母板)電耦連的外部電極(外部連接端子)。接合盤LD和焊料球SB以陣列(以矩陣形式)被布置在下表面WSb上。
[0057]如圖2所示，布線襯底WS包括:上表面(芯片安裝表面，主表面)WSt ;位于上表面WSt的相對側(cè)的下表面(封裝表面，主表面)WSb ;和位于上表面WSt和下表面WSb之間的側(cè)表面WSs。布線襯底WS是內(nèi)插板(interposer)，在其上形成有多個導線WR，將端子BF和接合盤LD電耦連到作為基體材料的絕緣層IL，并且將端子BF和接合盤LD電耦連。絕緣層IL包括半固化片(pr印reg)，其中例如樹脂被注入到玻璃纖維或者碳纖維中。
[0058]另外，絕緣層IL的上表面ILt和下表面ILb分別被以絕緣膜(阻焊膜，保護膜)SR1和SR2覆蓋。絕緣膜SR1和SR2被形成為覆蓋被在絕緣層IL的上下表面ILt和ILb上形成的導線WR。絕緣膜SR1和SR2是用于防止導線之間的短路和斷路等的保護膜。絕緣膜(上表面?zhèn)冉^緣膜)SR1被形成在作為布線襯底WS的頂表面的上表面WSt之上，并且絕緣膜(下表面?zhèn)冉^緣膜)SR2被形成在作為布線襯底WS的底表面的下表面WSb上。
[0059]另外，如圖3所示，布線襯底WS在平面圖中是四邊形。在布線襯底WS的上表面WSt內(nèi)，提供了芯片安裝區(qū)域CMR，半導體芯片CP被安裝在該區(qū)域。另外，芯片安裝區(qū)域CMR是將在其中安裝半導體芯片CP的區(qū)域。因此，不需要存在視覺上可以觀察到的實際的邊界線。
[0060]根據(jù)本實施例，芯片安裝區(qū)域CMR在平面圖中是沿著布線襯底WS的外形的四邊形形狀，并且例如，其被大體上布置在上表面WSt的中央(中心部分)。圍繞芯片安裝區(qū)域CMR，在上表面WSt上，形成多個端子(焊接引線，焊盤)BF。端子BF是用于將導線BW和布線襯底WS電耦連的焊盤，并且包括例如金屬，諸如銅(Cu)。另外，端子BF被沿著芯片安裝區(qū)域CMR的每一側(cè)布置。另外，在本實施例中，沿著芯片安裝區(qū)域CMR的每一側(cè)(即，半導體芯片CP的每一側(cè))，布置一行端子BF。如圖2所示，每一個端子BF通過在覆蓋絕緣層IL的上表面ILt的絕緣膜SR1中形成的開口 SRk暴露出來。
[0061]另外，每一個端子BF通過布線襯底WS的導線WR與在絕緣層IL的下表面WSb上形成的焊盤(端子，電極)LD電耦連。特別地，布線襯底WS具有多個布線層。在圖2中，示出了兩個布線層，包括在上表面WSt上形成的布線層和在下表面WSb上形成的布線層。在每一個布線層中，形成例如多個銅(Cu)導線WR。每一個布線層中的導線WRs通過從上表面WSt或者下表面WSb中的一個表面(在本實施例中，上表面Wst)側(cè)向著另一個表面(在本實施例中，下表面SWb)側(cè)形成的中間層導線(通孔導線，通路導線)WRv電耦連。
[0062]另外，在絕緣層IL的下表面ILb上形成的接合盤LD被與也在下表面ILb上形成的導線WRs —體地形成。如圖2所示，每一個接合盤LD被在開口從絕緣膜SR2暴露出來，在覆蓋絕緣層IL的下表面ILb的絕緣膜SR2內(nèi)形成該開口。在圖2所示的例子中，在絕緣膜SR2與接合盤LD重疊的位置，形成小于接合盤LD的開口，并且暴露接合盤LD的一部分。另外，作為外部電極的焊料球SB與接合盤LD接合在一起。
[0063]另外，圖2示出了具有兩個布線層的布線襯底，其中分別在絕緣層IL的上表面ILt和下表面ILb上形成導線WRs。然而，布線襯底WS的布線層的數(shù)目不限于兩個，并且例如它可以是所謂的多層布線襯底，其中在絕緣層IL內(nèi)形成多個布線層。在這種情況下，通過在頂層布線層和底層布線層之間形成附加布線層，可以增加用于布置導線的空間，可被有效地應用于具有許多端子的半導體器件。
[0064]接著，將描述安裝在布線襯底WS上的半導體芯片CP。如圖2所示，根據(jù)本實施例的半導體芯片CP包括:表面(主表面)CPt ;位于表面CPt的相對側(cè)的背面(主表面)CPb ;和位于表面CPt和背面CPb之間的側(cè)表面CPs。另外，如圖3所示，半導體芯片CP的平面形狀(表面CPt和背面CPb的形狀)是四邊形。在半導體芯片CP的表面CPt上形成多個焊盤(電極，芯片電極)PD。焊盤ro被在表面CPt上的外邊緣部分側(cè)上沿著半導體芯片CP的相應側(cè)布置。
[0065]另外，在半導體芯片CP的表面CPt上，分別形成多個半導體元件(電路元件)，諸如二極管和晶體管，并且它們分別通過在半導體元件上形成的布線(布線層)(未示出)與焊盤ro電耦連。因此，半導體芯片CP包括在表面CPt上形成的半導體元件，以及用于電耦連該半導體元件以便配置集成電路的布線。
[0066]另外，具有表面CPt的基體材料(半導體襯底)包含，例如，硅(Si)，表面CPt是半導體芯片CP的半導體元件形成表面。另外，在表面CPt的頂表面上，形成作為絕緣膜的鈍化膜(未示出)。在被在該鈍化膜內(nèi)形成的開口中，焊盤ro的每一個表面從該絕緣膜暴露出來。
[0067]另外，焊盤ro包含金屬，并且根據(jù)本實施例，例如，它包含鋁(A1)。此外，在焊盤PD的表面上，可以例如通過鎳(Ni)膜或者其層壓膜形成