半導(dǎo)體器件的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件的制備方法。
【背景技術(shù)】
[0002]在半導(dǎo)體技術(shù)領(lǐng)域中，淺溝槽隔離技術(shù)可以有效地減少和消除了半導(dǎo)體平面制造中的寄生場(chǎng)效應(yīng)晶體管效應(yīng)。它的基本工藝過程是利用干法刻蝕在硅片表面刻蝕出深0.lum?0.5um的隔離溝，接著在隔離溝表面生長線性氧化層，用化學(xué)氣相沉積法填充氧化硅，并用化學(xué)機(jī)械拋光來實(shí)現(xiàn)平坦化。然而，對(duì)于某些特殊產(chǎn)品，如CMOS圖像傳感器，淺溝槽隔離技術(shù)會(huì)引入許多表面能級(jí)以及晶格損傷，對(duì)產(chǎn)品某些關(guān)鍵參數(shù)產(chǎn)生不良影響，這些參數(shù)包括暗電流和白像素點(diǎn)。因此，這類產(chǎn)品大多采用離子注入隔離作為有效解決上述問題的途經(jīng)。
[0003]目前，為實(shí)現(xiàn)這類產(chǎn)品的生產(chǎn)，就需要用到零層對(duì)準(zhǔn)工藝。傳統(tǒng)的零層對(duì)準(zhǔn)工藝，在多晶娃沉積(Poly Deposit1n)步驟前,零層對(duì)準(zhǔn)標(biāo)識(shí)(Alignment Mark)中都會(huì)被填充上氧化硅來彌補(bǔ)晶片表面的高度差，用于避免在多晶硅刻蝕(Poly Etch)過程中側(cè)墻和多晶硅殘留的形成。然而，在零層對(duì)準(zhǔn)標(biāo)識(shí)中填充氧化硅，需要通過化學(xué)氣相沉積、化學(xué)機(jī)械拋光以及濕法刻蝕等工藝，從而造成工藝流程復(fù)雜化以及生產(chǎn)成本增加的問題。
[0004]中國專利(公開號(hào):CN102221792A)公開了一種在半導(dǎo)體光刻工藝中進(jìn)行的對(duì)準(zhǔn)方法，應(yīng)用在半導(dǎo)體器件有源區(qū)AA及AA形成之前的離子注入層的光刻工藝時(shí)的對(duì)準(zhǔn)過程，光刻機(jī)將具有AA或AA形成之前的離子注入層圖形的光掩膜上的對(duì)準(zhǔn)標(biāo)記與制作在晶圓邊緣的對(duì)準(zhǔn)標(biāo)記進(jìn)行對(duì)準(zhǔn)后光刻，其中在晶圓邊緣的對(duì)準(zhǔn)標(biāo)記的制作步驟為:采用激光標(biāo)記的方式在晶圓表面制作晶圓標(biāo)識(shí)的同時(shí)，采用激光標(biāo)記的方式在晶圓邊緣表面刻出對(duì)準(zhǔn)標(biāo)記。該發(fā)明提供的方法省略制作零層對(duì)準(zhǔn)標(biāo)記的一系列光刻、蝕刻和清洗等工序，在不復(fù)雜、無額外制作費(fèi)用及不耗時(shí)的情況下得到對(duì)準(zhǔn)標(biāo)記，用于AA及AA之間的離子注入層的光刻工藝過程中的對(duì)準(zhǔn)，使得制作半導(dǎo)體器件的周期變短、費(fèi)用減少且簡單。
[0005]中國專利(公開號(hào):CN101958237A)公開了一種形成光刻對(duì)準(zhǔn)標(biāo)記的方法，包括如下步驟:步驟1，在硅襯底上預(yù)先生長一層或多層薄膜:步驟2，通過光刻、刻蝕形成一個(gè)凸起的零層標(biāo)記，這個(gè)標(biāo)記用于埋層和外延后第一層的光刻對(duì)位標(biāo)記；步驟3，外延生長，在硅襯底和凸起的零層標(biāo)記上外延生長形成外延層。該方法利用外延選擇性生長的特點(diǎn)，造成凸起的對(duì)準(zhǔn)標(biāo)記上不能或不能完全外延生長進(jìn)而與周邊正常的外延層形成較高的對(duì)比度來提高光刻對(duì)準(zhǔn)能力。
[0006]上述兩件專利均未解決現(xiàn)有技術(shù)中為避免多晶硅刻蝕過程中側(cè)墻和多晶硅殘留的形成，需要通過化學(xué)氣相沉積、化學(xué)機(jī)械拋光以及濕法刻蝕等工藝在零層對(duì)準(zhǔn)標(biāo)識(shí)中填充氧化硅，從而造成工藝流程復(fù)雜化以及生產(chǎn)成本增加的問題。

【發(fā)明內(nèi)容】

[0007]針對(duì)上述存在的問題，本發(fā)明公開一種半導(dǎo)體器件的制備方法，以克服現(xiàn)有技術(shù)中為彌補(bǔ)晶片表面的高度差，需要通過化學(xué)氣相沉積、化學(xué)機(jī)械拋光以及濕法刻蝕等工藝在零層對(duì)準(zhǔn)標(biāo)識(shí)中填充氧化硅，從而造成工藝流程復(fù)雜化以及生產(chǎn)成本增加的問題。
[0008]為了實(shí)現(xiàn)上述目的，本申請(qǐng)記載了一種半導(dǎo)體器件的制備方法，包括如下步驟:
[0009]提供一半導(dǎo)體襯底；
[0010]于所述半導(dǎo)體襯底的上表面刻蝕出零層對(duì)準(zhǔn)標(biāo)識(shí)；
[0011]利用所述零層對(duì)準(zhǔn)標(biāo)識(shí)實(shí)現(xiàn)光刻和量測(cè)機(jī)臺(tái)對(duì)所述半導(dǎo)體襯底的對(duì)準(zhǔn)，完成多晶硅柵形成之前的離子注入工藝；
[0012]繼續(xù)沉積多晶硅層覆蓋所述半導(dǎo)體襯底的上表面；
[0013]部分刻蝕所述多晶硅層至所述半導(dǎo)體襯底的上表面以形成多晶硅柵；
[0014]其中，所述多晶硅柵覆蓋所述零層對(duì)準(zhǔn)標(biāo)識(shí)的表面。
[0015]上述的半導(dǎo)體器件的制備方法，其中，利用光刻膠作為掩膜于所述半導(dǎo)體襯底的上表面刻蝕出零層對(duì)準(zhǔn)標(biāo)識(shí)。
[0016]上述的半導(dǎo)體器件的制備方法，其中，采用干法刻蝕工藝于所述半導(dǎo)體襯底的上表面刻蝕出深度為0.08-0.12 μ m的零層對(duì)準(zhǔn)標(biāo)識(shí)。
[0017]上述的半導(dǎo)體器件的制備方法，其中，所述零層對(duì)準(zhǔn)標(biāo)識(shí)的邊緣與所述多晶硅柵的邊緣之間的最短距離大于或等于50nm。
[0018]上述的半導(dǎo)體器件的制備方法，其中，采用光刻膠或者光刻膠加硬膜作為掩膜部分刻蝕所述多晶硅層至所述半導(dǎo)體襯底的上表面以形成多晶硅柵。
[0019]上述的半導(dǎo)體器件的制備方法，其中，部分刻蝕所述多晶硅層至所述半導(dǎo)體襯底的上表面以形成多晶硅柵的同時(shí)，于所述半導(dǎo)體襯底上形成一多晶硅對(duì)準(zhǔn)標(biāo)識(shí)。
[0020]上述的半導(dǎo)體器件的制備方法，其中，所述制備方法應(yīng)用于制備CMOS圖像傳感器。
[0021]上述發(fā)明具有如下優(yōu)點(diǎn)或者有益效果:
[0022]本發(fā)明公開的半導(dǎo)體器件的制備方法，通過在刻蝕多晶硅層形成多晶硅柵的過程中，保證刻蝕區(qū)避開零層對(duì)準(zhǔn)標(biāo)識(shí)，使得刻蝕形成的多晶硅柵仍將該零層對(duì)準(zhǔn)標(biāo)識(shí)覆蓋，將由于零層對(duì)準(zhǔn)標(biāo)識(shí)造成的晶片的高度差引入到多晶硅柵中，然后在后續(xù)層間介質(zhì)(InterLayer Dielectric, ILD)填充和平坦化過程中消除該高度差,從而通過優(yōu)選多晶娃層的設(shè)計(jì)和零層對(duì)準(zhǔn)標(biāo)識(shí)的深度，簡化了傳統(tǒng)零層對(duì)準(zhǔn)工藝中零層對(duì)準(zhǔn)標(biāo)識(shí)的氧化硅填充、平坦化以及濕法刻蝕等步驟，且提高了工藝過程中的對(duì)準(zhǔn)精度，實(shí)現(xiàn)了無淺溝槽隔離的半導(dǎo)體器件制備工藝，工藝過程簡單，成本較低。
[0023]具體
【附圖說明】
[0024]通過閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明及其特征、夕卜形和優(yōu)點(diǎn)將會(huì)變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未可以按照比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。
[0025]圖1-4是本發(fā)明實(shí)施例中制備半導(dǎo)體器件的方法的流程結(jié)構(gòu)示意圖；
[0026]圖2a是圖2的俯視圖示意圖；
[0027]圖4a是圖4的俯視圖示意圖。
【具體實(shí)施方式】
[0028]下面結(jié)合附圖和具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說明，但是不作為本發(fā)明的限定。
[0029]圖1-4是本發(fā)明實(shí)施例中制備半導(dǎo)體器件的方法的流程結(jié)構(gòu)示意圖；如圖1-4所示:
[0030]本實(shí)施例涉及一種半導(dǎo)體器件的制備方法，可應(yīng)用于CMOS圖像傳感器(CIS)的制備工藝，具體包括如下步驟:
[0031]步驟S1，提供一半導(dǎo)體襯底1，在本發(fā)明的實(shí)施例中，該半導(dǎo)體襯底1為一硅片，如圖1所示的結(jié)構(gòu)。
[0032]步驟S2,于該半導(dǎo)體襯底1的上表面刻蝕出零層對(duì)準(zhǔn)標(biāo)識(shí)(Alignment Mark) 2,在本發(fā)明的實(shí)施例中，具