通過(guò)選擇性循環(huán)蝕刻形成的finFET隔離的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般涉及包括finFET的半導(dǎo)體集成電路器件，而更具體地，涉及非常小的最小特征尺寸狀況和極高集成密度的finFET和形成于所述finFET之間的隔離結(jié)構(gòu)。
【背景技術(shù)】
[0002]對(duì)集成電路越來(lái)越高的性能的要求已經(jīng)驅(qū)使集成電路設(shè)計(jì)走向非常高的集成密度和極小的器件尺寸。高集成密度需要每個(gè)器件占據(jù)的面積最小化，這不僅增加了給定尺寸的芯片上能提供的功能，還減小了集成電路上的器件之間的連接長(zhǎng)度，所述減小的連接長(zhǎng)度減小信號(hào)傳播時(shí)間(增加潛在的時(shí)鐘速度)并增加對(duì)噪聲的抗擾性。然而，傳統(tǒng)的器件(諸如場(chǎng)效應(yīng)晶體管)的設(shè)計(jì)的按比例縮小會(huì)損害到電學(xué)特性，諸如，減小導(dǎo)電狀態(tài)與不導(dǎo)電狀態(tài)下的電阻的比例的晶體管溝道中的耗盡層的控制。損害耗盡層控制的主要原因是，即使當(dāng)柵極絕緣體被做的非常薄并且當(dāng)使用高介電常數(shù)(H1-K)材料作為柵極絕緣體時(shí)，減小功率耗散要求所必要的減小的柵極電壓也不能控制距離柵極電極的增大的距離處的和導(dǎo)電溝道的拐角處的電荷載流子數(shù)。
[0003]為了恢復(fù)適當(dāng)?shù)膶?duì)耗盡層的控制的水平，已經(jīng)開(kāi)發(fā)了所謂的finFET晶體管設(shè)計(jì)，并且可以預(yù)見(jiàn)在集成電路中將增加對(duì)finFET的使用。finFET的特征在于形成具有薄的、鰭形的半導(dǎo)體材料的主體，其提供源極區(qū)和漏極區(qū)以及所述源極區(qū)和漏極區(qū)之間的在絕緣表面上形成的導(dǎo)電溝道，這允許晶體管柵極至少在所述薄鰭的相對(duì)側(cè)面上形成。所述鰭經(jīng)常形成為具有比可以光刻分辨的寬度更薄的寬度，以減小所述鰭中的任何位置與柵極電極部分中的一個(gè)的距離。
[0004]本領(lǐng)域已知若干制造finFET的技術(shù)，包括所謂側(cè)壁圖像轉(zhuǎn)移(SIT)，其能將所述鰭形成為具有比可以光刻分辨的尺寸更小的橫向尺寸，這有時(shí)被稱為亞光刻特征。側(cè)壁圖像轉(zhuǎn)移包括形成芯軸(mandrel)，在芯軸上形成側(cè)壁，移除芯軸并且移除剩下的側(cè)壁的不與期望的鰭對(duì)應(yīng)的部分，然后使用剩下的側(cè)壁部分作為硬掩模以形成所述鰭。因此，SIT技術(shù)很復(fù)雜，包括具有苛刻的處理容差窗口的相對(duì)苛刻的處理，并且與在整個(gè)集成電路中所期望的相比，一般以更大的接近度形成多得多的鰭。
[0005]一種更簡(jiǎn)單的制造技術(shù)(盡管需要數(shù)量相當(dāng)?shù)奶幚聿襟E)被稱為節(jié)距分解(split-pitch)光刻法。節(jié)距分解光刻法基于的是以下事實(shí):在特征尺寸與光刻分辨率極限相近并且特征件必須形成為彼此緊密接近的情況下，由光刻曝光能量的衍射所導(dǎo)致的干涉圖案變得關(guān)鍵，因?yàn)楦缮鎴D案的強(qiáng)度中的峰值可能使抗蝕劑部分地曝光(其中曝光是累加性的)。因此，節(jié)距分解光刻法使用具有分開(kāi)得寬的特征件的曝光掩模為圖案化硬掩模做抗蝕劑曝光，并且通過(guò)替換抗蝕劑以及在每個(gè)分開(kāi)得寬的特征件的各自圖案轉(zhuǎn)移到所述硬掩模之后，使用不同的掩模或偏移(offset)掩模做另一次抗蝕劑曝光來(lái)獲得特征件的接近度；因而在硬掩模中累積緊密相隔的特征件，所述硬掩模用于使在下面的材料的層圖案化。然而，在應(yīng)用到finFET的制造時(shí)，節(jié)距分解技術(shù)也形成了比需求多得多的鰭并且具有比所期望的還更緊密的接近度，這導(dǎo)致了鰭移除和隔離結(jié)構(gòu)的形成的問(wèn)題。也就是說(shuō)，不論用于制作所述鰭的技術(shù)是什么，移除不想要的鰭部分需要用額外的掩模來(lái)移除不想要的鰭和鰭部分。
[0006]所述用額外的掩模產(chǎn)生了一種結(jié)構(gòu)，在此結(jié)構(gòu)中表面曝露了薄的交替的半導(dǎo)體(例如，硅)的區(qū)和半導(dǎo)體氧化物隔離區(qū)(例如，氧化硅)的邊緣。這個(gè)要被移除的表面的區(qū)域具有幾倍于一個(gè)鰭的寬度和相對(duì)深的凹進(jìn)，所述相對(duì)深的凹進(jìn)形成于下面的半導(dǎo)體材料中以形成隔離結(jié)構(gòu)，而不過(guò)度侵蝕所述鰭上的用于隔離結(jié)構(gòu)蝕刻的(優(yōu)選為氮化物的)蓋(cap)ο

【發(fā)明內(nèi)容】

[0007]因此，本發(fā)明的一個(gè)目的是提供用于半導(dǎo)體材料和半導(dǎo)體氧化物的蝕刻處理，相對(duì)半導(dǎo)體氮化物或其它適合用作硬掩模的材料(諸如碳化硅和氧氮化硅)的蝕刻具有增大的選擇性。
[0008]本發(fā)明的另一個(gè)目的是提供一種魯棒的蝕刻處理，用于可靠地移除由節(jié)距分解光刻法或側(cè)壁圖像轉(zhuǎn)移(SIT)處理或其它用于形成finFET的處理產(chǎn)生的過(guò)剩的鰭來(lái)為隔離結(jié)構(gòu)提供適合尺寸的凹進(jìn)，所述魯棒的蝕刻處理與不損害鰭尺寸的一致性或不明顯侵蝕用于限定隔離結(jié)構(gòu)位置的硬掩模的處理是兼容的，同時(shí)提供對(duì)關(guān)鍵尺寸(CD)和線邊緣粗糙度(LER)的良好的控制。
[0009]為了實(shí)現(xiàn)本發(fā)明的這些目的和其它目的，提供了由包括過(guò)剩的鰭的結(jié)構(gòu)形成用于隔離結(jié)構(gòu)的溝槽的方法，所述過(guò)剩的鰭由半導(dǎo)體材料的層形成，在所述鰭之間沉積有局部隔離材料，所述方法包括以下步驟:在所述局部隔離材料和所述鰭之上沉積硬掩模材料，將所述硬掩模材料圖案化，以及進(jìn)行如下循環(huán)蝕刻:相對(duì)所述硬掩模材料和所述局部隔離材料選擇性地蝕刻所述鰭，交替地相對(duì)所述鰭和所述硬掩模材料選擇性地蝕刻所述局部隔離材料。
[0010]根據(jù)本發(fā)明的另一個(gè)方面，提供一種半導(dǎo)體集成電路，包括多個(gè)finFET、介于由第一距離分隔開(kāi)的兩個(gè)finFET之間的多個(gè)局部隔離結(jié)構(gòu)、以及介于由比第一距離大的第二距離分隔開(kāi)的兩個(gè)finFET之間的至少一個(gè)隔離結(jié)構(gòu)。
【附圖說(shuō)明】
[0011]可以參照附圖通過(guò)下面對(duì)本發(fā)明的優(yōu)選實(shí)施例的詳細(xì)說(shuō)明更好地理解上述內(nèi)容以及其它目的、方面和優(yōu)勢(shì)，所述附圖中:
[0012]圖1是將包括finFET的單個(gè)鰭和隔離結(jié)構(gòu)的半導(dǎo)體晶片的區(qū)域的剖面圖，對(duì)理解本發(fā)明解決的問(wèn)題會(huì)是有用的，
[0013]圖2A、圖2B、圖2C、圖3A、圖3B、圖4A、圖4B和圖4C是半導(dǎo)體晶片的區(qū)域的俯視圖和剖面圖，對(duì)理解適合用于移除具有高度一致的鰭幾何結(jié)構(gòu)的過(guò)剩的鰭的硬掩模圖案的形成是有用的，
[0014]圖5A、圖5B、圖5C、圖5D、圖5E和圖5F是一系列包括finFET的集成電路的一部分的剖面圖，以例示不保證一致的鰭的幾何結(jié)構(gòu)的鰭形成的技術(shù)，
[0015]圖6A、圖6B、圖6C、圖6D和圖6E是一系列包括finFET的集成電路的一部分的剖面圖，以例示保證一致的鰭的幾何結(jié)構(gòu)的鰭形成的技術(shù)，本發(fā)明優(yōu)選地以這樣的技術(shù)來(lái)實(shí)現(xiàn)，
[0016]圖6F例不了一系列例不了將圖6A到圖6E的處理一般化的剖面圖，
[0017]圖7和圖8例示了一系列例示了導(dǎo)致本發(fā)明所避免了的問(wèn)題的蝕刻處理流程的剖面圖，
[0018]圖9和圖10例示了一系列根據(jù)本發(fā)明的處理流程的剖面圖，
[0019]圖11例示了通過(guò)本發(fā)明所避免了的圖8和圖10的處理流程中額外的潛在問(wèn)題，以及
[0020]圖12是根據(jù)本發(fā)明避免了圖11中例示了的問(wèn)題的詳細(xì)的處理流程。
【具體實(shí)施方式】
[0021]現(xiàn)在參照附圖，并更具體地，參照?qǐng)D1，示出的是集成電路中的多個(gè)finFET的形成中的中間階段的半導(dǎo)體晶片的部分的兩個(gè)剖面圖。應(yīng)理解，每個(gè)剖面圖中示出的晶片的部分僅代表單個(gè)finFET以及其相關(guān)聯(lián)的隔離結(jié)構(gòu)所需要的空間。還應(yīng)理解，這些剖面圖和其它在下文將說(shuō)明的圖7-12的剖面圖不是沿著單個(gè)直線所截取的，而是代表在虛線15所表示的大概位置處相遇的區(qū)段的不同部分沿著兩個(gè)正交的方向截取的視圖，這將在下文參照?qǐng)D2A到圖4C進(jìn)行完整地解釋。
[0022]左側(cè)的剖面圖10代表由側(cè)壁圖像轉(zhuǎn)移或節(jié)距分解光刻處理產(chǎn)生的中間制造階段；前者對(duì)具有比可以光刻分辨的寬度更小的寬度的鰭是優(yōu)選的，而后者對(duì)具有與光刻曝光和蝕刻處理的極限相近的鰭寬度的finFET是優(yōu)選的。兩個(gè)類型的處理均充分使用硬掩模。如所例示的，即使蝕刻處理優(yōu)選為高度各向異性的，由于蝕刻的深度導(dǎo)致蝕刻劑負(fù)載有被蝕刻的材料(因而有效地稀釋了蝕刻劑)，所以期望并產(chǎn)生了所述鰭的剖面中的輕微錐度。如上文所提及的，兩個(gè)處理都形成比期望的數(shù)量多得多、接近度更大的許多鰭狀結(jié)構(gòu)，并且遠(yuǎn)超過(guò)要制造的finFET的數(shù)量。這樣的處理產(chǎn)生的結(jié)構(gòu)還形成具有在完成的鰭中不想得到的部分的結(jié)構(gòu)。例如，在SIT處理的過(guò)程中形成在芯軸上的側(cè)壁結(jié)構(gòu)會(huì)是封閉的幾何形狀，所述封閉的幾何形狀必須具有末端并且可能一側(cè)被移除以將剩下的側(cè)壁部分分為基本上線性的一個(gè)或多個(gè)圖案。
[0023]應(yīng)注意，所述鰭是從可以是體半導(dǎo)體的半導(dǎo)體主體或者從絕緣體上半導(dǎo)體(SOI)晶片的有源層形成的。(應(yīng)注意，盡管以硅鰭、氧化硅絕緣和氮化硅蓋以及硬掩模為背景來(lái)說(shuō)明本發(fā)明，其中本發(fā)明解決的問(wèn)題十分嚴(yán)峻，但本發(fā)明可應(yīng)用到與這樣的各材料相稱的材料的其它組合，其中相似的問(wèn)題可能在某種程度上出現(xiàn))。生產(chǎn)具有比本發(fā)明優(yōu)選針對(duì)的finFET更大的鰭寬度的finFE