技術(shù)編號：9439163
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。對集成電路越來越高的性能的要求已經(jīng)驅(qū)使集成電路設(shè)計走向非常高的集成密度和極小的器件尺寸。高集成密度需要每個器件占據(jù)的面積最小化，這不僅增加了給定尺寸的芯片上能提供的功能，還減小了集成電路上的器件之間的連接長度，所述減小的連接長度減小信號傳播時間(增加潛在的時鐘速度)并增加對噪聲的抗擾性。然而，傳統(tǒng)的器件(諸如場效應(yīng)晶體管)的設(shè)計的按比例縮小會損害到電學(xué)特性，諸如，減小導(dǎo)電狀態(tài)與不導(dǎo)電狀態(tài)下的電阻的比例的晶體管溝道中的耗盡層的控制。損害耗盡層控制的主要原因是...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。