一種三維集成器件的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種三維集成器件的制備方法。
【背景技術(shù)】
[0002]目前，隨著科技的進(jìn)步及技術(shù)的發(fā)展，三維集成技術(shù)在半導(dǎo)體器件制造領(lǐng)域得到快速的發(fā)展，這主要是歸因于三維集成能在保持現(xiàn)有技術(shù)節(jié)點(diǎn)的同時(shí)，能夠有效的提高芯片的性能，如可通過娃穿孔(Through Silicon Via，簡稱TSV)工藝將兩個(gè)或多個(gè)功能相同或不同的芯片進(jìn)行三維集成，以在保持芯片體積的同時(shí)，能夠大規(guī)模提高芯片的功能，且不受單個(gè)芯片制造工藝的限制；同時(shí)，三維集成工藝還能大幅度縮短功能芯片之間的金屬互聯(lián)，以有效地減小發(fā)熱、功耗、延遲等性能；另外，三維集成工藝還能大幅度提高功能模塊之間的帶寬，例如將處理器芯片和內(nèi)存芯片三維集成，可使處理器具有超高速緩沖存儲(chǔ)器；總之，三維集成工藝能夠大大地提高芯片的性能。
[0003]不足的是，如圖1所示，現(xiàn)有的三維集成電路對于兩片或者多片晶圓之間的局部發(fā)熱(hot spot)和電子散射導(dǎo)致的功能串?dāng)_沒有很好地解決。

【發(fā)明內(nèi)容】

[0004]鑒于上述問題，本發(fā)明提供一種三維集成器件的制備方法，通過在晶圓上增加一層屏蔽層，用以消除不同晶圓之間的串?dāng)_。所述屏蔽層可以將三維集成晶圓之間的串?dāng)_屏蔽到最小，并將剩下的部分分散均勻化，工藝簡單。
[0005]本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為:
[0006]提供一種三維集成器件的制備方法，其特征在于，所述方法包括:
[0007]提供待集成的晶圓，且所述晶圓中制備有功能芯片；
[0008]于所述晶圓的上表面按照從下至上順序依次沉積保護(hù)層和緩沖層；
[0009]于所述緩沖層以及所述保護(hù)層中制備屏蔽標(biāo)記后，于所述緩沖層之上沉積屏蔽薄膜；
[0010]根據(jù)所述屏蔽標(biāo)記去除多余的所述屏蔽薄膜后，于所述緩沖層之上形成屏蔽層；
[0011]將至少兩片所述待集成的晶圓進(jìn)行三維集成，以利用所述屏蔽層屏蔽相鄰的晶圓中設(shè)置的所述功能芯片之間的串?dāng)_。
[0012]優(yōu)選的，上述的方法，其中，沉積所述保護(hù)層和緩沖層之前，還包括以下步驟:
[0013]于所述晶圓的上表面設(shè)置有所述功能芯片的區(qū)域制備金屬連線層，以將所述功能芯片利用金屬連線引出，并對所述金屬連線層進(jìn)行平坦化工藝；
[0014]繼續(xù)于所述平坦化的晶圓表面沉積所述保護(hù)層和緩沖層。
[0015]優(yōu)選的，上述的方法，其中，制備所述屏蔽標(biāo)記的具體工藝為:
[0016]利用微影技術(shù)刻蝕所述緩沖層和所述保護(hù)層至所述晶圓表面，以形成所述屏蔽標(biāo)記。
[0017]優(yōu)選的，上述的方法，其中，所述晶圓還包括:
[0018]切割道，分布于所述晶圓的邊緣區(qū)域且包圍所述功能芯片，所述屏蔽標(biāo)記制備位于所述切割道中。
[0019]優(yōu)選的，上述的方法，其中，所述屏蔽層為金屬材質(zhì)。
[0020]優(yōu)選的，上述的方法，其中，所述緩沖層的材質(zhì)為氧化硅。
[0021 ] 優(yōu)選的，上述的方法，其中，所述方法還包括:
[0022]于所述緩沖層之上沉積屏蔽薄膜后，根據(jù)所述屏蔽標(biāo)記采用微影技術(shù)刻蝕去除多余的所述屏蔽薄膜后，對應(yīng)所述功能芯片的位置形成覆蓋在所述緩沖層上的屏蔽層。
[0023]優(yōu)選的，上述的方法，其中，三維集成的相鄰兩片晶圓之間至少制備有一層所述屏蔽層，以利用所述屏蔽層屏蔽相鄰的晶圓中設(shè)置的所述功能芯片之間的串?dāng)_。
[0024]上述技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果:
[0025]本發(fā)明提供的一種三維集成器件的其制備方法，利用金屬屏蔽電磁信號(hào)和傳熱更快更均勻原理，通過在晶圓上增加一層屏蔽層，用以消除不同晶圓之間的串?dāng)_。所述屏蔽層可以將三維集成晶圓之間的串?dāng)_屏蔽到最小，并將剩下的部分分散均勻化，工藝簡單。
【附圖說明】
[0026]參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。
[0027]圖1是現(xiàn)有技術(shù)中三維集成器件結(jié)構(gòu)存在的不足之處；
[0028]圖2?5為本申請實(shí)施例中三維集成器件的制備方法的流程結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0029]本發(fā)明提供的一種三維集成器件結(jié)構(gòu)，主要包括:
[0030]上下疊置的多片晶圓，每片晶圓上設(shè)置有若干功能芯片，在每片晶圓的上表面(晶圓具有上表面和下表面，其中設(shè)置有若干功能芯片的一面為晶圓的上表面)還依次覆蓋有:金屬連線層，覆蓋位于晶圓上設(shè)置有功能芯片的上表面；保護(hù)層，覆蓋金屬連線層以及晶圓暴露的上表面；緩沖層，覆蓋保護(hù)層的上表面；屏蔽層，均勻覆蓋在緩沖層的上表面，以屏蔽不同晶圓的功能芯片之間的串?dāng)_。其中，屏蔽層的材質(zhì)為金屬。
[0031]需要說明的是，本發(fā)明中三維集成的相鄰兩片晶圓之間至少制備有一層屏蔽層，以利用屏蔽層屏蔽相鄰的晶圓中設(shè)置的功能芯片之間的串?dāng)_。
[0032]具體的，本發(fā)明制備上述的三維集成器件的方法包括以下步驟:
[0033]首先，如圖2所示，提供一片晶圓I (需要注意的是本實(shí)施例中是以一片晶圓為例進(jìn)行說明，本領(lǐng)域技術(shù)人員應(yīng)該理解的是，本實(shí)施例后續(xù)是采用多片晶圓進(jìn)行鍵合工藝，但由于每片晶圓結(jié)構(gòu)均比較類似，故在此不予累述，但其不應(yīng)理解為對本申請實(shí)施例的限制)，晶圓I上設(shè)置有若干功能芯片(圖中未示出)，利用金屬連線將晶圓I上的若干功能芯片引出，以完成金屬連線層2的制備，并對該金屬連線層2進(jìn)行平坦化工藝。
[0034]作為一個(gè)優(yōu)選的實(shí)施例，本實(shí)施例中金屬連線層2覆蓋位于晶圓I上設(shè)置有功能芯片的上表面，晶圓I上還有部分暴露的上表面未被金屬連線層2覆蓋。
[0035]接著，繼續(xù)參照圖2，在晶圓I的上表面制備保護(hù)層3，以均勻覆蓋金屬連線層2以及晶圓I暴露的上表面，也即該保護(hù)層3將晶圓I的上表面(包括覆蓋有金屬連線層2