一種暴露芯片襯底面的封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體芯片封裝技術(shù)領(lǐng)域，特別涉及一種暴露芯片襯底面的封裝方法。
【背景技術(shù)】
[0002]在應(yīng)用激光技術(shù)進(jìn)行芯片測(cè)試和分析時(shí)，面臨著隨著芯片金屬布線層的增加導(dǎo)致的激光無(wú)法穿透布線層的問(wèn)題；因此，暴露芯片襯底面是解決利用激光技術(shù)進(jìn)行芯片可靠性測(cè)試和失效分析的必然選擇。目前，需要將芯片的襯底面裸露出來(lái)的應(yīng)用領(lǐng)域主要包括:I)芯片可靠性測(cè)試領(lǐng)域涉及的密碼芯片激光攻擊安全評(píng)測(cè)技術(shù)，用于器件抗輻照能力測(cè)試的脈沖激光模擬單粒子效應(yīng)和瞬態(tài)劑量率效應(yīng)試驗(yàn)技術(shù)；2)芯片失效分析領(lǐng)域的光束誘生電流技術(shù)，光子發(fā)射顯微鏡和共聚焦激光掃描顯微鏡技術(shù)。所謂暴露芯片襯底面的方法主要涉及對(duì)未封裝芯片在封裝時(shí)裸露出襯底面，以及將已封裝的芯片打開(kāi)襯底面封裝的處理。
[0003]對(duì)于如何打開(kāi)芯片封裝的具體流程和方法，當(dāng)前已有一些專利公布了相關(guān)技術(shù)，但主要涉及如何打開(kāi)芯片金屬布線層面的流程和方法，如專利申請(qǐng)?zhí)枮镃N201110251983、CN201210001883、CN201310597783和CN201410250565中公開(kāi)的內(nèi)容均是針對(duì)不同封裝類型，提出了一種打開(kāi)芯片封裝的具體流程和方法，以便用于后續(xù)的失效分析等操作。對(duì)于專利申請(qǐng)?zhí)枮镃N201310389464 ( 一種單粒子效應(yīng)試驗(yàn)芯片的開(kāi)孔方法)中公開(kāi)的內(nèi)容則是針對(duì)單粒子效應(yīng)試驗(yàn)中，如何制備滿足模擬試驗(yàn)源要求的SOI芯片樣品的方法。但是，上述專利申請(qǐng)的公開(kāi)文獻(xiàn)中涉及的開(kāi)封裝方法，均不涉及如何在封裝的過(guò)程中打開(kāi)芯片襯底面的流程和方法。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于，為了實(shí)現(xiàn)在對(duì)裸芯片進(jìn)行封裝時(shí)，裸露出芯片的襯底面的處理，以便用于后續(xù)的試驗(yàn)或檢測(cè)，提供一種暴露芯片襯底面的封裝方法。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種暴露芯片襯底面的封裝方法，該封裝方法包括:
[0006]步驟I)以中心帶孔的具有電連接焊盤(pán)和引腳的基板作為芯片的封裝載體；
[0007]步驟2)選定芯片安裝的基底，并粘接于作為封裝載體的基板底部的鏤空部位；
[0008]步驟3)將芯片的襯底面粘合于基底上，再利用引線將芯片的接點(diǎn)和基板的引腳鍵合，建立芯片和基板之間的電氣連接；
[0009]步驟4)使用凝膠將芯片的正面與基板的頂部密封；
[0010]步驟5)通過(guò)化學(xué)腐蝕法或物理刻蝕法去除基底，直至露出芯片襯底面為止，使得芯片的娃襯底完全裸露出來(lái)。
[0011]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述的基板采用PCB板或陶瓷板。
[0012]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述的基底采用金屬或玻璃材料制成。
[0013]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述步驟5)中露出的芯片襯底面采用硫酸清凈。
[0014]本發(fā)明的一種暴露芯片襯底面的封裝方法的優(yōu)點(diǎn)在于:
[0015]利用本發(fā)明的封裝方法，能夠在芯片封裝過(guò)程中同時(shí)直接實(shí)現(xiàn)其襯底面的暴露處理，方便進(jìn)行芯片的可靠性測(cè)試和失效分析；且能夠保證芯片封裝處理過(guò)程中芯片功能和結(jié)構(gòu)不受影響。
【附圖說(shuō)明】
[0016]圖1是本發(fā)明的一種暴露芯片襯底面的封裝方法流程圖。
[0017]圖2a是本發(fā)明中選定的基板結(jié)構(gòu)示意圖。
[0018]圖2b是本發(fā)明中選定的基底與基板粘接后的結(jié)構(gòu)示意圖。
[0019]圖2c是本發(fā)明中的芯片與基板引線鍵合后的結(jié)構(gòu)示意圖。
[0020]圖2d是本發(fā)明中的芯片通過(guò)凝膠密封后的結(jié)構(gòu)示意圖。
[0021]圖2e是本發(fā)明中利用化學(xué)腐蝕法或物理刻蝕法去除基底后的結(jié)構(gòu)示意圖。
[0022]附圖標(biāo)記
[0023]1、芯片2、芯片襯底面3、封裝載體
[0024]4、基底5、引腳6、引線
[0025]7、凝膠
【具體實(shí)施方式】
[0026]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明所述一種暴露芯片襯底面的封裝方法進(jìn)行詳細(xì)說(shuō)明。
[0027]如圖1所示，本發(fā)明的一種暴露芯片襯底面的封裝方法，具體包括如下步驟:
[0028]步驟I)以中心帶孔的具有電連接焊盤(pán)和引腳的基板作為芯片I的封裝載體3 ;如圖2a所示。
[0029]步驟2)選定芯片安裝的基底4，并粘接于作為封裝載體3的基板底部的鏤空部位；如圖2b所示。
[0030]步驟3)將芯片I的襯底面粘合于基底4上，再利用引線6將芯片I的接點(diǎn)和基板的引腳5鍵合，建立芯片和基板之間的電氣連接；如圖2c所示。
[0031]步驟4)使用凝膠7將芯片I的正面與基板的頂部密封；如圖2d所示。
[0032]步驟5)通過(guò)化學(xué)腐蝕法或物理刻蝕法去除基底4，直至露出芯片襯底面2為止，使得芯片的硅襯底完全裸露出來(lái)。如圖2e所示。
[0033]另外，如圖1所示，所述步驟5)中露出的芯片襯底面還可采用硫酸清洗干凈。所述的基板可采用PCB板或陶瓷板，以提高基板的抗腐蝕能力，使得經(jīng)硫酸等化學(xué)腐蝕試劑清洗后不影響芯片的可靠性檢測(cè)。所述的基底可采用金屬或玻璃材料制成，由于金屬或玻璃材料具有易被腐蝕或刻蝕的特點(diǎn)，使得基底更容易通過(guò)化學(xué)腐蝕法或物理刻蝕法加以去除。
[0034]最后所應(yīng)說(shuō)明的是，以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非限制。盡管參照實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，都不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【主權(quán)項(xiàng)】
1.一種暴露芯片襯底面的封裝方法，其特征在于，包括: 步驟I)以中心帶孔的具有電連接焊盤(pán)和引腳的基板作為芯片的封裝載體； 步驟2)選定芯片安裝的基底，并將其粘接于基板底部的鏤空部位； 步驟3)將芯片的襯底面粘接于基底上，利用引線將芯片的接點(diǎn)和基板的引腳鍵合，建立芯片與基板之間的電氣連接； 步驟4)使用凝膠將芯片的正面與基板的頂部密封； 步驟5)通過(guò)化學(xué)腐蝕法或物理刻蝕法去除基底，直至露出芯片襯底面為止。2.根據(jù)權(quán)利要求1所述的暴露芯片襯底面的封裝方法，其特征在于，所述的基板采用PCB板或陶瓷板。3.根據(jù)權(quán)利要求1所述的暴露芯片襯底面的封裝方法，其特征在于，所述的基底采用金屬或玻璃材料制成。4.根據(jù)權(quán)利要求1所述的暴露芯片襯底面的封裝方法，其特征在于，所述步驟5)中露出的芯片襯底面采用硫酸清凈。
【專利摘要】本發(fā)明提供了一種暴露芯片襯底面的封裝方法，該封裝方法通過(guò)利用本發(fā)明所述的封裝方法，能夠在芯片封裝過(guò)程中直接實(shí)現(xiàn)其襯底面的暴露處理，方便進(jìn)行芯片的可靠性測(cè)試和失效分析；且能夠保證芯片封裝處理過(guò)程中芯片功能和結(jié)構(gòu)不受影響。解決了現(xiàn)有的芯片處理方法，無(wú)法做到在封裝的過(guò)程中打開(kāi)芯片襯底面的功能。
【IPC分類】H01L23/31, H01L21/60, H01L21/50, H01L21/56
【公開(kāi)號(hào)】CN105070694
【申請(qǐng)?zhí)枴緾N201510524221
【發(fā)明人】封國(guó)強(qiáng), 上官士鵬, 韓建偉, 馬英起, 朱翔, 陳睿
【申請(qǐng)人】中國(guó)科學(xué)院國(guó)家空間科學(xué)中心
【公開(kāi)日】2015年11月18日
【申請(qǐng)日】2015年8月24日