用于tft的金屬氧化物半導體的緩沖層的制作方法
【專利說明】
[0001]發(fā)明背景
技術領域
[0002]本文所公開的實施方式大致關于薄膜半導體的緩沖層。更具體而言，本文所公開的實施方式大致關于高功函數(shù)且低電子親和力層。
現(xiàn)有技術
[0003]當前對于薄膜晶體管(TFTs)的興趣特別高，因為這些器件可用于與液晶有源矩陣顯示器(LCDs)類似的器件中，所述器件經(jīng)常被用于計算機及電視平板。LCD也可包括發(fā)光二極管(LED)，諸如用于背光照明的有機發(fā)光二極管(OLED)。LED及OLED需要TFT來處理顯示器的活動。半導體的應用之一是用于薄膜晶體管，所述晶體管傳統(tǒng)地用于顯示器。
[0004]被驅動通過TFT的電流(即，接通電流)受到溝道材料(通常稱為活性材料、半導體材料或半導體活性材料)以及溝道寬度與長度的限制。另外，接通電壓由半導體層的溝道區(qū)域內(nèi)的載流子的聚積決定，此聚積可隨半導體材料中的固定電荷的偏移或界面中的電荷收集及偏壓溫度應力或電流溫度應力后的閾值電壓偏移而變化。
[0005]在當前MO-TFT中，層間界面(諸如柵介電層與金屬氧化物半導體層之間的界面)可對于器件的整體功能產(chǎn)生問題。在氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)及氮氧化鋅(ZnON)TFT器件中，問題可包括迀移率問題及接通電壓。
[0006]因此，在本領域中需要減少TFT器件的界面問題的方法及器件。

【發(fā)明內(nèi)容】

[0007]本發(fā)明大致關于一種薄膜半導體器件，所述器件具有形成于薄膜半導體與一個或更多個其他層的界面上的緩沖層。緩沖層可具有高功函數(shù)及低電子親和力以防止半導體層與柵介電層之間的電荷轉移。因此，使用一個或更多個緩沖層可維持形成于半導體層中的電荷及防止增加薄膜半導體的閾值電壓。
[0008]在一個實施方式中，薄膜半導體器件可包括:半導體層，具有第一功函數(shù)及第一電子親和力水平；緩沖層，具有比第一功函數(shù)更大的第二功函數(shù)及比第一電子親和力水平更低的第二電子親和力水平；以及柵介電層，具有比第二功函數(shù)更小的第三功函數(shù)及比第二電子親和力水平更高的第三電子親和力水平。
[0009]在另一實施方式中，薄膜半導體器件可包括:半導體層，具有第一功函數(shù)及第一電子親和力水平；緩沖層，具有比第一功函數(shù)更大的第二功函數(shù)及比第一電子親和力水平更低的第二電子親和力水平；及鈍化層，具有比第二功函數(shù)更小的第三功函數(shù)及比第二電子親和力水平更高的第三電子親和力水平。
【附圖說明】
[0010]通過參考實施方式(一些實施方式在附圖中說明)，可獲得在上文中簡要總結的本發(fā)明的更具體的說明，而能詳細了解上述的本發(fā)明的特征。然而應注意，附圖僅說明本發(fā)明的典型實施方式，因而不應將這些附圖視為限制本發(fā)明的范圍，因為本發(fā)明可容許其它等效實施方式。
[0011]圖1是對通用MO-TFT的描述，圖示柵介電層及半導體層界面；
[0012]圖2是可用于執(zhí)行本文所描述的操作的工藝腔室的橫截面示意圖；
[0013]圖3A至圖3H是根據(jù)一實施方式的MO-TFT的示意圖；以及
[0014]圖4根據(jù)一實施方式結合緩沖層的MO-TFT。
[0015]為了助于理解，已盡可能使用相同的元件符號指定各圖共有的相同元件。應考慮一個實施方式所公開的元件可有利地并入其它實施方式而無需進一步說明。
【具體實施方式】
[0016]本發(fā)明實施方式大致關于具有多個半導體層的薄膜半導體器件?？稍诎雽w層與其他層之間沉積具有高功函數(shù)及低電子親和力的緩沖層。通過插入緩沖層，可避免迀移率問題及可將柵的閾值電壓維持在較低水平。盡管將參考TFT做出描述，但是應理解，本發(fā)明具有更廣泛實用性，諸如用于任何薄膜半導體器件。
[0017]圖1是對通用MO-TFT的描述。在此描述中，基板102具有通過各種技術在表面上沉積的疊層(stack)，所述技術諸如PVD、CVD、PE-CVD或其他技術?？稍诨迳铣练eMO-TFT疊層，且所述疊層可包括柵極105、柵介電層106、半導體層108、源極111、漏極112及鈍化層 118。
[0018]柵介電層106與半導體層108之間的界面可以是問題來源。功函數(shù)是費米能級與真空能級之間的能量差。費米能級是材料中的勢能的計量，所述勢能包括化學能及電能兩者。當兩種材料接觸時，費米能級將設法達到平衡并將導致電荷從淺功函數(shù)材料轉移至較深功函數(shù)材料。
[0019]當半導體層108 (諸如ZnO或ZnON半導體層)與柵介電層(諸如本征或未摻雜硅)形成界面時，不同功函數(shù)可導致較深功函數(shù)材料中的電荷聚積。在未摻雜硅(具有4.6電子伏特的功函數(shù))及ZnO(具有4.5電子伏特的功函數(shù))的情況下，電荷在界面上自ZnO轉移至硅。此電荷轉移增加柵的閾值電壓。進一步地，半導體層108與柵介電層106之間的界面具有許多缺陷，存在所述缺陷的原因在于使得所述兩個層彼此密切接觸。因此，電荷可變得在此界面中被收集，從而在半導體內(nèi)聚積。所述聚積導致較低的半導體層108內(nèi)的電荷迀移率以及TFT器件中的大的閾值電壓及大的截止電流。為了處理這些問題及其他問題，可在兩種材料之間設置具有高功函數(shù)及低電子迀移率的緩沖層。通過參考下文的附圖，更加清楚地描述本文所公開的本發(fā)明的實施方式。
[0020]可使用處理腔室(諸如等離子體增強化學氣相沉積(PECVD)系統(tǒng)，可購自位于美國加州圣克拉拉市的應用材料公司)執(zhí)行下文所描述的實施方式。然而，應理解，本文所公開的實施方式不受限于任何特定腔室，且可在其他腔室(包括由相同制造商或其他制造商出售的那些腔室)內(nèi)執(zhí)行所述實施方式。
[0021]圖2是可用于執(zhí)行本文所描述的操作的工藝腔室的橫截面示意圖。所述設備包括腔室200，在所述腔室內(nèi)可在基板220上沉積一層或更多層膜。腔室200大體包括限定工藝空間的壁202、底部204及噴頭206。在工藝空間內(nèi)設置基板支撐件218。經(jīng)由狹縫閥開口 208接進工藝空間以使得可移送基板220進出腔室200?？蓪⒒逯渭?18耦接至致動器216以升起及降低基板支撐件218。通過基板支撐件218可移動地設置升降銷222以移動基板往返于基板接收表面?；逯渭?18也可包括加熱和/或冷卻構件224以將基板支撐件218維持在所需溫度?；逯渭?18也可包括射頻回程帶226以在基板支撐件218的外圍提供射頻回程路徑。
[0022]可通過緊固機構240將噴頭206耦接至背板212?？赏ㄟ^一個或更多個緊固機構240將噴頭206耦接至背板212以幫助防止下垂和/或控制噴頭206的平直度/曲率。
[0023]可將氣體源232耦接至背板212以通過噴頭206中的氣體通道將工藝氣體提供至噴頭206與基板220之間的處理區(qū)域。氣體源232可包括含硅氣體供應源、含氧氣體供應源及含碳氣體供應源等等。一個或更多個實施方式中可用的典型工藝氣體包括硅烷(SiH4)、乙硅烷、N20、氨(NH3)、H2, N2或上述氣體的組合。
[0024]將真空栗210耦接至腔室200以將工藝空間控制在所需壓力下?？赏ㄟ^匹配網(wǎng)絡250將射頻源228耦接至背板212和/或耦接至噴頭206以將射頻電流提供至噴頭206。射頻電流在噴頭206與基板支撐件218之間產(chǎn)生電場，使得可從噴頭206與基板支撐件218之間的氣體產(chǎn)生等離子體。
[0025]也可在氣體源232與背板212之間耦接遠程等離子體源230，諸如電感耦合遠程等離子體源230。在處理基板之間，可將清潔氣體提供至遠程等離子體源230，使得產(chǎn)生遠程等離子體?？蓪碜赃h程等離子體的自由基提供至腔室200以清潔腔室200部件?？赏ㄟ^提供至噴頭206的射頻源228進一步激勵清潔氣體。
[0026]可通過噴頭懸掛件234將噴頭206另外耦接至背板212。在一實施方式中，噴頭懸掛件234是柔性金屬裙部件(skirt)。噴頭懸掛件234可具有唇236，噴頭206可安置在所述唇上。背板212可安置在突出部分214的上表面上，所述突出部分與腔室壁202耦接以密封腔室200。
[0027]圖3A至圖3H是根據(jù)一實施方式的MO-TFT的示意圖。如圖3A所示，通過在基板302上方沉積導電層304來制造M0-TFT?？捎糜诨?02的適宜材料包括(但不限于)玻璃、塑料及半導體晶片?？捎糜趯щ妼?04的適宜材料包括(但不限于)鉻、鉬、銅、鋁、鎢、鈦及上述材料的組合，或透明導電氧化物(TCO)，諸如氧化銦錫(ITO)或摻雜氟氧化鋅(ZnO:F)，所述透明導電氧化物常用作透明電極。導電層304可由物理氣相沉積(PVD)或其他適宜沉積方法(諸如電鍍、化學鍍或化學氣相沉積(CVD))形成。
[0028]在圖3B中，圖案化導電層304以形成柵極305。可通過在導電層304上形成光刻掩膜或者硬掩膜及將導電層304暴露至蝕刻劑來圖案化導電層304?？赏ㄟ^將導電層304的暴露部分暴露至濕式蝕刻劑或暴露至蝕刻等離子體來圖案化導電層304。在一實施方式中，蝕