介電組合物和電子部件的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及介電組合物和電子部件。
【背景技術(shù)】
[0002] 作為使用了介電膜的電子部件的一個(gè)例子，有薄膜電容器和面向高頻的薄膜濾波 器等。它們廣泛用作小型、高性能的電子部件，要求更高的靜電電容、靜電電容相對于溫度 的變化小、對于高電壓有優(yōu)異的耐性。近年來，隨著智能手機(jī)或筆記本型計(jì)算機(jī)等高性能機(jī) 器的進(jìn)一步小型化和高性能化，對于電子部件的小型化、高性能化的要求也越來越嚴(yán)格。
[0003] 對于這樣的要求，例如，正在進(jìn)行薄膜電容器的介電膜的進(jìn)一步薄膜化。通過進(jìn)行 薄膜化能夠提高電容器的靜電電容，然而，對高電壓的耐性降低，從而存在不能得到所希望 的特性的問題。
[0004] 例如，通常非晶體SiOj莫在半導(dǎo)體集成電路的DRAM電容器中用作介電膜。但是， 在將該材料用于薄膜電容器的情況下，因?yàn)榉蔷wSiOj莫的相對介電常數(shù)低至2~3,因 此，為了進(jìn)一步增大靜電電容，必須將介電膜進(jìn)一步變薄。因此，使用了該材料的薄膜電容 器對高電壓的耐性并不可以說良好。因此，為了實(shí)現(xiàn)薄膜電容器的小型化、高性能化，需要 置換為相對介電常數(shù)高、并且耐受電壓高的介電材料。
[0005] 作為相對介電常數(shù)更高的材料，例如在非專利文獻(xiàn)1中，通過對于CaZrOy薄膜改 變成膜后的熱處理溫度，從而形成有Ca-Zr-0非晶膜。此時(shí)，確認(rèn)了Ca-Zr-0非晶介電體的 耐受電壓為約3.OMV/cm~3. 5MV/cm，相對介電常數(shù)為約18。
[0006] 此外，在專利文獻(xiàn)1中，使用在形成有含有從Cr、Ni、Au和Ag中選擇的一種以上的 金屬的金屬薄膜層的銅箔上形成了Ba和/或Sr和Ti的氧化物的非晶介電體而成的非晶 復(fù)合金屬氧化物薄膜層，通過抑制金屬與介電體界面的形變引起的缺陷來確保絕緣性。此 時(shí)，如果計(jì)算成品率超過80%的水準(zhǔn)的相對介電常數(shù)，則能夠確認(rèn)是12. 2~19. 9。
[0007] 現(xiàn)有技術(shù)文獻(xiàn)
[0008] 非專利文獻(xiàn)
[0009] 非專利文獻(xiàn) 1:SciencedirectPhysicaB348 (2004) 440_445"Preparation andcharacterizationofsol-gelderivedCaZr03dielectricthinfilmforhigh-k applications"
[0010] 專利文獻(xiàn)
[0011] 專利文獻(xiàn)1 :日本特開2008-258555號公報(bào)

【發(fā)明內(nèi)容】

[0012] 發(fā)明所要解決的技術(shù)問題
[0013] 然而，非專利文獻(xiàn)1和專利文獻(xiàn)1的技術(shù)中相對介電常數(shù)不充分，不能夠滿足電子 部件的小型化、高性能化的要求。
[0014] 本發(fā)明鑒于這樣的實(shí)際狀況，其目的在于提供一種在將介電膜進(jìn)一步薄膜化的情 況下也具有高耐受電壓和高相對介電常數(shù)的介電組合物和使用該介電組合物的電子部件。
[0015] 解決技術(shù)問題的手段
[0016] 為了達(dá)成上述目的，本發(fā)明所涉及的介電組合物其特征在于，所述介電組合物以A 組和B組作為主成分，A組以從Ba、Ca、Sr的至少兩種以上中選擇的元素作為主成分，B組 以從Zr和Ti中選擇的元素作為主成分并且至少包含Zr，所述介電組合物包含：含有所述A 組和所述B組的非晶體、和含有所述A組和所述B組的晶體，所述介電組合物中的所述A組 與所述B組的摩爾比a為0.5彡a彡1.5。
[0017] 此外，作為本發(fā)明的優(yōu)選實(shí)施方式，所述介電組合物在使用CuKa射線的X射線衍 射圖中，2 0在30°~32°的范圍的峰的半峰寬優(yōu)選為0.15°以上且0.50°以下。
[0018] 此外，本發(fā)明所涉及的介電組合物其特征在于，所述介電組合物以A組和B組作為 主成分，A組以從Ba、Ca、Sr的至少兩種以上中選擇的元素作為主成分，B組以從Zr和Ti 中選擇的元素作為主成分并且至少包含Zr;在使用CuKa射線的X射線衍射圖中，20在 30°~32°的范圍中的峰的半峰寬為0.15°以上且0.50°以下；所述介電組合物中的所 述A組與所述B組的摩爾比a是0.5彡a彡1.5。
[0019] 進(jìn)而，作為本發(fā)明的優(yōu)選實(shí)施方式，所述B組中，將Ti相對于Zr的比例記為 wmol%時(shí)，優(yōu)選 0〈w< 60。
[0020] 通過使用上述本發(fā)明所涉及的介電組合物，與現(xiàn)有的對應(yīng)高頻的電子部件中所使 用的介電組合物相比較，在進(jìn)行了小型化的情況下也可以得到充分高的耐受電壓，相對介 電常數(shù)高，即能夠提供顯示出高S/N比的介電共振器或介電濾波器等電子部件。
[0021] 發(fā)明的效果
[0022] 在本發(fā)明中，通過制成如上所述的包含非晶體和晶體的介電組合物，能夠提供在 將介電膜進(jìn)一步薄膜化的情況下也具有高耐受電壓和高相對介電常數(shù)的介電組合物和使 用了該介電組合物的電子部件。
【附圖說明】
[0023] 圖1是本發(fā)明的一個(gè)實(shí)施方式所涉及的薄膜電容器的截面圖。
[0024] 圖2是在帶有Si02*緣膜的Si單晶支撐基板上使下部電極（Pt)成膜后的X射 線衍射圖、進(jìn)而在其上形成了介電膜后的X射線衍射圖。
[0025] 圖3是對將基板加熱至400°C并已成膜的介電膜的表面用掃描型電子顯微鏡 (ScanningElectronMicroscope:SEM)觀察的照片。
[0026] 圖4是對將基板加熱至700°C并已成膜的介電膜的表面用SEM觀察的照片。
[0027] 符號的說明：
[0028] 1……支撐基板；2……基底層；3……下部電極；4……介電膜；5……上部電極； 10……薄膜電容器。
【具體實(shí)施方式】
[0029] 以下基于附圖所示的實(shí)施方式來說明本發(fā)明。
[0030] <薄膜電容器10 >
[0031] 圖1是本發(fā)明的一個(gè)實(shí)施方式所涉及的薄膜電容器10的截面圖。薄膜電容器10 具備在支撐基板1的表面層疊的下部電極3、上部電極5、和設(shè)置在下部電極3和上部電極5 之間的介電膜4。在支撐基板1和下部電極3之間，也可以為了提高支撐基板1與下部電極 3的密合性而插入基底層2。支撐基板1具有確保薄膜電容器10整體的機(jī)械強(qiáng)度的功能。 [0032] 對薄膜電容器的形狀并不特別限制，但通常為長方體形狀。此外，對其尺寸也沒有 特別地限制，厚度或長度可以根據(jù)用途制成適當(dāng)?shù)某叽纭?br>[0033] 〈支撐基板1 >
[0034] 用于形成圖1所示的支撐基板1的材料并不特別限定，可以通過作為單晶的Si單 晶、SiGe單晶、GaAs單晶、InP單晶、SrTi03單晶、MgO單晶、LaAlO3單晶、ZrO2單晶、MgAl204 單晶、NdGa03單晶；或者作為陶瓷多晶基板的A1 203多晶、ZnO多晶、Si02多晶；或者Ni、Cu、 Ti、W、Mo、Al、Pt等金屬、或這些的合金的基板等來形成支撐基板1，但并不特別限定。其 中，從低成本、加工性出發(fā)，通常使用Si單晶作為基板。支撐基板1的電阻率根據(jù)基板的材 質(zhì)而不同。在使用電阻率低的材料作為基板的情況下，如果直接使用則向基板側(cè)的電流泄 漏可能對薄膜電容器10的電特性造成影響。因此，有時(shí)也對支撐基板1的表面實(shí)施絕緣處 理，以使使用時(shí)的電流不會向支撐基板1流動(dòng)。例如，在使用Si單晶作為支撐基板1的情 況下，使支撐基板1表面氧化而進(jìn)行Si02絕緣層的形成，或者也可以在支撐基板1表面形成 Al203、Si02、Si具等絕緣物，只要可以保證對支撐基板1的絕緣就不限定該絕緣層的材料或 膜厚，但優(yōu)選為lOnm以上。小于10nm時(shí)不能保證絕緣性，所以作為絕緣層的厚度不優(yōu)選。
[0035] 支撐基板1的厚度只要能夠確保薄膜電容器整體的機(jī)械強(qiáng)度，就不特別限定，例 如可以設(shè)定為10ym~5000ym。在小于10ym的情況下不能夠確保機(jī)械強(qiáng)度，如果超過 5000ym則會產(chǎn)生無助于電子部件的小型化的問題