半導(dǎo)體裝置的制造方法
【專利說明】半導(dǎo)體裝置
[0001]相關(guān)申請:本申請享有以日本專利申請2014 — 53880號(申請日:2014年3月17日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包含基礎(chǔ)申請的全部內(nèi)容。
技術(shù)領(lǐng)域
[0002]實施方式涉及半導(dǎo)體裝置。
【背景技術(shù)】
[0003]電力控制用的半導(dǎo)體裝置進行大電流的切換。并且，在其安裝中，例如使用經(jīng)由焊錫片將總線(BusBar)連接于半導(dǎo)體裝置的電極的方法。因此，在半導(dǎo)體裝置中，為了抑制焊錫的浸蝕，例如使用實施了鍍Ni的厚膜電極。然而，若使電極厚膜化，則會由于其應(yīng)力而使晶片產(chǎn)生翹曲，有時會導(dǎo)致工序裝置中的處理變困難。此外，在芯片尺寸較大的情況下，由芯片的翹曲引起的測試儀的測定誤差變大，有時會導(dǎo)致制造合格率的降低。

【發(fā)明內(nèi)容】

[0004]實施方式提供一種能夠抑制晶片以及芯片的翹曲、提高制造合格率的半導(dǎo)體裝置。
[0005]實施方式所涉及的半導(dǎo)體裝置具有:半導(dǎo)體層；第一電極，設(shè)置在所述半導(dǎo)體層的表面上；多個第二電極，設(shè)置在所述第一電極上，與所述半導(dǎo)體層的所述表面平行的截面形狀為具有50微米以下的邊的矩形；以及樹脂層，設(shè)置在所述多個第二電極之間，延展性比所述第二電極高。
【附圖說明】
[0006]圖1是示例實施方式所涉及的半導(dǎo)體裝置的示意圖。
[0007]圖2是示例實施方式所涉及的半導(dǎo)體裝置的制造過程的模式截面圖。
[0008]圖3是示例接著圖2之后的制造過程的模式截面圖。
[0009]圖4是示例接著圖3之后的制造過程的模式截面圖。
[0010]圖5是示例實施方式所涉及的半導(dǎo)體裝置的電極構(gòu)造的示意圖。
【具體實施方式】
[0011]以下，參照附圖對實施方式進行說明。對于附圖中的相同部分，賦予相同編號并適當(dāng)?shù)厥÷云湓敿?xì)說明，對不同部分進行說明。另外，附圖是示意性的或者概念性的附圖，各部分的厚度與寬度的關(guān)系、部分間的大小的比率等未必與現(xiàn)實情況相同。此外，即使是表示相同的部分的情況下，有時根據(jù)附圖而相互的尺寸或比率也表示為不同。
[0012]而且，使用在各圖中示出的XYZ正交坐標(biāo)系中的X軸方向、Y軸方向以及Z軸方向來對各部分的配置以及結(jié)構(gòu)進行說明。此外，有時將Z軸方向作為上方、將其相反方向作為下方來進行說明。
[0013]圖1是示例實施方式所涉及的半導(dǎo)體裝置I的示意圖。圖1(a)是示例半導(dǎo)體裝置I的芯片上表面的模式俯視圖。圖1(b)是沿著圖1(a)中所示的IB -1B線的截面圖。
[0014]半導(dǎo)體裝置I具備:半導(dǎo)體層10 ;第一電極20，設(shè)置在半導(dǎo)體層10的表面1a上；以及多個第二電極30，設(shè)置在第一電極20上。而且，半導(dǎo)體裝置I具備設(shè)置在多個第二電極之間的樹脂層40。
[0015]如圖1 (a)所示，第二電極30例如設(shè)置成，在對半導(dǎo)體層10的上表面?zhèn)冗M行觀察時，其形狀為矩形。換言之，設(shè)置成與半導(dǎo)體層10的表面1a平行的截面形狀為矩形。并且，其截面形狀的邊的寬度W1以及W2例如形為50微米(μπι)以下的尺寸。此外，樹脂層40中例如使用延展性比第二電極30高的樹脂。
[0016]半導(dǎo)體裝置I例如為電力控制電路使用的FRD (Fast Recovery D1de:快速恢復(fù)二極管)。如圖1所示，在半導(dǎo)體裝置I的芯片面的中央，設(shè)置有多個第二電極30。此外，F(xiàn)RD中為了追求高耐壓特性，在芯片面的外周設(shè)有將多個第二電極包圍的保護構(gòu)造13。
[0017]如圖1(b)所示，半導(dǎo)體裝置I具備半導(dǎo)體層10。半導(dǎo)體層10例如是設(shè)置于η型娃基板或者娃基板之上的η型娃層。
[0018]例如，半導(dǎo)體層10的Z軸方向的厚度為115 μ m。半導(dǎo)體裝置I的制造所使用的硅晶片的厚度例如為270 μ m，通過研削或蝕刻而被薄層化。FRD被要求高耐壓特性和低的復(fù)原損失、高速性(快的切換速度)等。例如，F(xiàn)RD的順向電壓Vf與復(fù)原損失之間存在折衷(trade off)關(guān)系,通過減薄半導(dǎo)體層10能夠改善其折衷。
[0019]在半導(dǎo)體層10的表面1a側(cè)，例如設(shè)置有未圖示的P型陽極層。并且，在P型陽極層之上，設(shè)置有第一電極20。第一電極20例如為鋁膜，與P型陽極層歐姆接觸。此外，第一電極20并不限定為鋁膜，例如也可以設(shè)置成具有將鈦(Ti)和氮化鈦(TiN)層疊而成的構(gòu)造。該情況下，鈦與P型陽極電極接觸。
[0020]而且，在第一電極20之上設(shè)置有多個第二電極30。例如，F(xiàn)RD中為了應(yīng)對高電流密度化以及雙面冷卻構(gòu)造的安裝，而在芯片表面形成實施了鍍鎳的厚膜的鎳電極。第二電極30相當(dāng)于該鎳電極，例如，考慮到安裝時的焊錫的浸蝕等，至少具有4 μ m的厚度。
[0021]而且，在本實施方式中，將鎳電極分割成多個第二電極30來設(shè)置在第一電極20之上。由此，能夠減少半導(dǎo)體裝置I的制造過程中的晶片的翹曲。
[0022]例如，在將第二電極30作為一體的鎳電極來形成了的情況下，在8英寸晶片的硅晶片中，產(chǎn)生300μπι以上的翹曲。此外，具有600?800V耐壓的FRD的芯片尺寸為1mm程度，例如產(chǎn)生80?120 μπι程度的翹曲。
[0023]若產(chǎn)生這樣大的翹曲，則在半導(dǎo)體裝置I的制造所使用的離子注入裝置、預(yù)處理裝置、熱處理裝置等中，會產(chǎn)生晶片的搬運錯誤、不可處理等故障。此外，芯片狀態(tài)的翹曲導(dǎo)致在芯片的試驗工序中產(chǎn)生因圖像識別不合格引起的搬運錯誤、因芯片與工作臺的接觸不良引起的測定誤差。而且，在芯片安裝中，很有可能會產(chǎn)生因焊錫的浸潤不足引起的組裝不合格。
[0024]根據(jù)本實施方式，通過將分割成多個的第二電極30設(shè)置在第一電極20之上，例如能夠?qū)⑿酒N曲量抑制為50 μπι以下。此外，晶片的翹曲也被抑制。由此，能夠避免上述的晶片工序、芯片試驗、芯片安裝中的故障。
[0025]第二電極30設(shè)置成，與半導(dǎo)體層10的表面1a平行的截面(X — Y面)上的截面形狀例如為方形。并且，優(yōu)選將該方形的截面的X軸方向的寬度W1以及Y軸方向的寬度W2分別設(shè)為50 μ m以下。例如，在將厚度4 μ m以上的方形的金屬膜形成在硅基板上的情況下，在邊的長度為50 μ m以下的區(qū)域內(nèi)，金屬膜與硅基板之間的應(yīng)力被顯著地減少，基板的翹曲得以抑制。
[0026]而且，在多個第二電極30之間設(shè)置有樹脂層40。如圖1 (b)所示，樹脂層40覆蓋除了第二電極30之外的芯片的整面。由此，例如在第二電極30之