一種半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種半導(dǎo)體器件的制作方法。
【背景技術(shù)】
[0002]隨著集成電路(Integrate Circuit,簡稱IC)芯片設(shè)計(jì)與制造工藝的迅猛發(fā)展，IC芯片的設(shè)計(jì)尺寸變得越來越小，這種芯片減薄要求使得芯片制造工藝面臨諸多挑戰(zhàn)。在半導(dǎo)體IC芯片制造工藝中，兩個(gè)金屬互連層之間由層間介質(zhì)分隔開來，兩個(gè)金屬互連層之間的電連接通常由通孔來完成。而在形成上部金屬互連層之前，需要在層間介質(zhì)上形成通孔。在半導(dǎo)體工藝制程的節(jié)點(diǎn)達(dá)到28nm及以下時(shí)，往往需要在金屬互連層的層間介質(zhì)上蝕刻一些Kelvin結(jié)構(gòu)的金屬通孔，這些通孔稱為Kelvin通孔。
[0003]詳細(xì)的，請參考圖1A-1F，其為現(xiàn)有的半導(dǎo)體器件制作方法的各步驟相應(yīng)結(jié)構(gòu)的示意性剖面圖。
[0004]如圖1A所示，首先，在半導(dǎo)體襯底100表面依次形成第一阻擋層110、第一低k層間介電層120、TEOS掩膜層130和硬掩膜層140。
[0005]如圖1B所示，然后，依次刻蝕所述硬掩膜層140、TEOS掩膜層130、第一低k層間介電層120和第一阻擋層110，以形成第一溝槽150，所述第一溝槽150暴露半導(dǎo)體襯底100的表面。
[0006]如圖1C所示，隨后，在第一溝槽150內(nèi)以及硬掩膜層140表面形成第一金屬層160,所述第一金屬層160的材料優(yōu)選為金屬銅。
[0007]如圖1D所示，接著，執(zhí)行化學(xué)機(jī)械研磨工藝，直到硬掩膜層140和TEOS掩膜層130被完全去除，暴露出第一低K層間介電層120的表面，即形成了第一金屬互連線170。
[0008]如圖1E所示，接下來，在第一低k層間介電層120和第一金屬互連線170表面形成中間阻擋層111，所述中間阻擋層的材料可選摻氮的碳化硅。
[0009]接下來，即可形成與第一金屬互連線電連接的第二金屬互連線，形成第二金屬互連線的步驟與形成第一金屬互連線類似。
[0010]如圖1F所示，首先，在中間阻擋層表面依次形成第二低k層間介電層121，TE0S掩膜層和第二硬掩膜層；然后，刻蝕第二硬掩膜層、TEOS掩膜層和第二低k介電層，形成第二溝槽；接著，刻蝕第二溝槽的底部的第二低k層間介電層，再刻蝕第二溝槽底部的中間阻擋層以及部分第一低k層間介電層，以形成通孔180，所述通孔的截面寬度大于第一溝槽的截面寬度，小于第二溝槽的截面寬度，所述通孔底端位于第一低k介電層內(nèi)；接著，在第二溝槽和通孔內(nèi)以及第二硬掩膜層表面形成第二金屬層；最后，執(zhí)行第二化學(xué)機(jī)械研磨工藝，直至去除第二硬掩膜層，以形成與第一金屬互連線電連接的第二金屬互連線171。如此，重復(fù)上述步驟，即可形成多層金屬互連線。在圖中通孔的底部出現(xiàn)了凸起190，我們稱為虎齒現(xiàn)象(Tiger Tooth)。
[0011]然而，在半導(dǎo)體工藝制程的節(jié)點(diǎn)達(dá)到28nm及以下時(shí)，結(jié)構(gòu)設(shè)計(jì)時(shí)通孔底部臨界尺寸(BCD)往往大于前一層金屬頂部臨界尺寸(TCD)，進(jìn)而導(dǎo)致虎齒現(xiàn)象的出現(xiàn)?；X現(xiàn)象的出現(xiàn)會(huì)降低金屬層與通孔之間EM和TDDB壽命，而且不利于缺口處的金屬填充。而現(xiàn)有技術(shù)往往通過通孔過刻蝕的方式，來改善這種老虎牙現(xiàn)象，但是這種方式使工藝窗口受到限制。
[0012]因此，急需一種新的制造方法，以克服現(xiàn)有技術(shù)中的不足。

【發(fā)明內(nèi)容】

[0013]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0014]為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種制作半導(dǎo)體器件的方法，包括下列步驟:
[0015]提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上依次形成第一阻擋層、第一層間介電層；在所述第一層間介電層和所述第一阻擋層中，形成第一溝槽；在所述第一溝槽內(nèi)填充第一金屬層；執(zhí)行第一化學(xué)機(jī)械研磨工藝，以形成第一金屬互連線；回蝕刻所述第一層間介電層，以露出部分所述第一金屬互連線；在所述第一層間介電層以及所述第一金屬互連線上形成第二阻擋層和第二層間介電層；在所述第二阻擋層和第二層間介電層中形成第二溝槽和通孔以露出所述第一金屬互連線；在所述第二溝槽和所述通孔中填充第二金屬層。
[0016]優(yōu)選地，采用等離子體刻蝕法執(zhí)行所述回蝕刻工藝。
[0017]優(yōu)選地，形成所述通孔的步驟包括，執(zhí)行過刻蝕工藝去除部分所述第一金屬互連線的步驟。
[0018]優(yōu)選地，形成所述第二金屬層之后，還包括執(zhí)行第二化學(xué)機(jī)械研磨工藝，以形成第二金屬互連線的步驟。
[0019]優(yōu)選地，所述通孔底端鑲嵌于所述第二阻擋層內(nèi)。
[0020]優(yōu)選地，所述通孔的截面寬度大于所述第一溝槽的截面寬度，小于所述第二溝槽的截面覽度。
[0021]優(yōu)選地，執(zhí)行所述回蝕刻工藝的刻蝕深度大于所述過刻蝕步驟的刻蝕深度。
[0022]優(yōu)選地，所述第一層間介電層和所述第二層間介電層為低k介電材料或者超低k介電材料。
[0023]優(yōu)選地，形成所述第一層間介電層后，還包括依次沉積TEOS掩膜層和硬掩膜層的步驟。
[0024]優(yōu)選地，所述硬掩膜層為金屬硬掩膜層。
[0025]綜上所示，根據(jù)本發(fā)明的制造工藝，有效增大了工藝窗口，避免在通孔底端出現(xiàn)虎齒現(xiàn)象，進(jìn)而提高了器件的可靠性和良品率。
【附圖說明】
[0026]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0027]附圖中:
[0028]圖1A-1F，其為現(xiàn)有的半導(dǎo)體器件制作方法的各步驟相應(yīng)結(jié)構(gòu)的示意性剖面圖；
[0029]圖2A-圖2G為根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；
[0030]圖3為根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟的流程圖。
【具體實(shí)施方式】
[0031]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0032]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的制造工藝。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0033]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0034][示例性實(shí)施例]
[0035]下面將結(jié)合剖面示意圖對本發(fā)明進(jìn)行更詳細(xì)的描述，其中標(biāo)示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以進(jìn)行修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。
[0036]如圖2A所示，首先，在半導(dǎo)體襯底200表面依次形成第一阻擋層210、第一層間介電層220、阻擋層211、TEOS掩膜層230和硬掩膜層240。
[0037]所述半導(dǎo)體襯底200可以為多層基片(例如，具有覆蓋電介質(zhì)和金屬膜的硅襯底)、分級基片、絕緣體上硅基片(SOI)、外延硅基片、部分處理的基片(包括集成電路及其他元件的一部分)。所述半導(dǎo)體襯底200中也可以形成有一層或者多層的金屬互連線，所述金屬互連線的材料可以為鋁、銀、鉻、鑰、鎳、鈀、鉬、鈦、鉭、銅中的一種或者幾種，所述金屬互連線的材料優(yōu)選為銅金屬。
[0038]所述第一阻擋層210的材料優(yōu)選為摻氮的碳化硅(NDC)，其可以通過化學(xué)氣相沉積的方式形成。所述摻氮的碳化硅相比于第一層間介電層220的材料而言更為致密，可保護(hù)第一層間介電層220不受化學(xué)試劑的損傷?？梢岳斫獾氖牵景l(fā)明的第一阻擋層210的材料并不局限于摻氮的碳化娃，也可以是其它較為致密、且與第一層間介電層220的介電常數(shù)較為接近的材料，例如其它摻氮的硅化物。
[0039]其中，所述第一層間介電層的材料，可以為低k介電材料(形成的為低k介電層)，也可以為超低k介電材料(形成的為超低k介電層)。在本實(shí)施例中，該介電層優(yōu)選采用超低k介電材料。尤其地，當(dāng)半導(dǎo)體器件采用工藝節(jié)點(diǎn)為32nm及以下的制程時(shí)，該介電層優(yōu)選采用超低k介電材料。一般而言，低k介電材料是指介電常數(shù)(k值)小于4的介電材料，超低k介電材料是指介電常數(shù)(k值)小于2的介電材料。通常采用化學(xué)氣相旋涂工藝(S0G)、甩膠技術(shù)或化學(xué)氣相沉積技術(shù)制備。
[