用于鍺硅填充材料的成形腔的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體工藝與器件。
【背景技術(shù)】
[0002]自從早年德州儀器的JackKilby博士發(fā)明了集成電路之時(shí)起，科學(xué)家們和工程師們已經(jīng)在半導(dǎo)體器件和工藝方面作出了眾多發(fā)明和改進(jìn)。近50年來，半導(dǎo)體尺寸已經(jīng)有了明顯的降低，這轉(zhuǎn)化成不斷增長的處理速度和不斷降低的功耗。而且，迄今為止，半導(dǎo)體的發(fā)展大致遵循著摩爾定律，摩爾定律大致是說密集集成電路中晶體管的數(shù)量約每兩年翻倍。現(xiàn)在，半導(dǎo)體工藝正在朝著20nm以下發(fā)展，其中一些公司正在著手14nm工藝。這里僅提供一個(gè)參考，一個(gè)硅原子約為0.2nm，這意味著通過20nm工藝制造出的兩個(gè)獨(dú)立組件之間的距離僅僅約為一百個(gè)硅原子。
[0003]半導(dǎo)體器件制造因此變得越來越具有挑戰(zhàn)性，并且朝著物理上可能的極限推進(jìn)。華力微電子有限公司"*是致力于半導(dǎo)體器件和工藝研發(fā)的領(lǐng)先的半導(dǎo)體制造公司之一。半導(dǎo)體技術(shù)的近期發(fā)展之一已經(jīng)是硅鍺(SiGe)在半導(dǎo)體制造中的利用。例如，SiGe可被用于制造具有可調(diào)帶隙的互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)。盡管存在關(guān)于基于SiGe的工藝的常規(guī)技術(shù)，很遺憾這些技術(shù)出于以下提出的原因都是不足的。因此，需要改善的方法和系統(tǒng)。

【發(fā)明內(nèi)容】

[0004]根據(jù)一實(shí)施例，本發(fā)明提供了一種半導(dǎo)體器件，包括:
[0005]襯底，包括硅材料；
[0006]腔區(qū)域，位于所述襯底內(nèi)，所述腔區(qū)域以基本上呈鉆石形為特征，所述腔區(qū)域包括以相對(duì)于垂直方向呈大約54.74度角為特征的第一側(cè)壁；以及
[0007]填充材料，至少部分地位于所述腔區(qū)域內(nèi)，所述填充材料包括硅和鍺材料。
[0008]根據(jù)另一實(shí)施例，本發(fā)明提供了一種用于制造半導(dǎo)體器件的方法，所述方法包括:
[0009]提供襯底，所述襯底基本上包括娃材料；
[0010]限定第一開口 ；
[0011 ] 使用第一刻蝕劑，執(zhí)行第一刻蝕工藝來形成第一開口，所述第一開口包括基本上垂直的側(cè)壁和基本上平坦的底部表面；
[0012]使用第二刻蝕劑，執(zhí)行第二刻蝕工藝來形成第二開口，所述第二開口包括成角度的側(cè)壁和凸起的底部區(qū)域；以及
[0013]用硅和鍺材料填充所述第二開口。
[0014]根據(jù)又一實(shí)施例，本發(fā)明提供了一種用于制造半導(dǎo)體器件的方法，所述方法包括:
[0015]提供襯底，所述襯底基本上包括娃材料；
[0016]形成覆蓋所述襯底的多個(gè)側(cè)墻，所述多個(gè)側(cè)墻包括第一側(cè)墻和第二側(cè)墻；
[0017]通過在所述第一側(cè)墻和所述第二側(cè)墻之間執(zhí)行刻蝕，形成第一開口 ；
[0018]使用第一刻蝕劑，執(zhí)行第一刻蝕工藝來形成第一開口，所述第一開口包括基本上垂直的側(cè)壁和基本上平坦的底部表面；
[0019]使用第二刻蝕劑，執(zhí)行第二刻蝕工藝來形成第二開口，所述第二開口包括成角度的側(cè)壁和凸起的底部區(qū)域；
[0020]去除所述多個(gè)側(cè)墻；以及
[0021]用硅和鍺材料填充成形腔。
【附圖說明】
[0022]圖1是圖解SiGe材料的常規(guī)U形腔的簡化示圖。
[0023]圖2是根據(jù)本發(fā)明的實(shí)施例圖解腔結(jié)構(gòu)的簡化示圖。
[0024]圖3是根據(jù)本發(fā)明的實(shí)施例圖解填充了SiGe材料的腔結(jié)構(gòu)的簡化示圖。
[0025]圖4A-D是根據(jù)本發(fā)明的實(shí)施例圖解用于制造腔結(jié)構(gòu)的工藝的簡化示圖。
【具體實(shí)施方式】
[0026]本發(fā)明涉及半導(dǎo)體工藝與器件。更具體地，本發(fā)明的實(shí)施例提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括鉆石形腔，該形狀的腔填充有硅和鍺材料。還提供了其他實(shí)施例。
[0027]給出以下描述以使得本領(lǐng)域技術(shù)人員能夠?qū)嵤┖褪褂帽景l(fā)明并將其結(jié)合到具體應(yīng)用背景中。各種變型、以及在不同應(yīng)用中的各種使用對(duì)于本領(lǐng)域技術(shù)人員將是容易顯見的，并且本文定義的一般性原理可適用于較寬范圍的實(shí)施例。由此，本發(fā)明并不限于本文中給出的實(shí)施例，而是應(yīng)被授予與本文中公開的原理和新穎性特征相一致的最廣義的范圍。
[0028]在以下詳細(xì)描述中，闡述了許多特定細(xì)節(jié)以提供對(duì)本發(fā)明的更透徹理解。然而，對(duì)于本領(lǐng)域技術(shù)人員顯而易見的是，本發(fā)明的實(shí)踐可不必局限于這些具體細(xì)節(jié)。換言之，公知的結(jié)構(gòu)和器件以框圖形式示出而沒有詳細(xì)顯示，以避免模糊本發(fā)明。
[0029]請(qǐng)讀者注意與本說明書同時(shí)提交的且對(duì)公眾查閱本說明書開放的所有文件及文獻(xiàn)，且所有這樣的文件及文獻(xiàn)的內(nèi)容以參考方式并入本文。除非另有直接說明，否則本說明書(包含任何所附權(quán)利要求、摘要和附圖)中所揭示的所有特征皆可由用于達(dá)到相同、等效或類似目的的可替代特征來替換。因此，除非另有明確說明，否則所公開的每一個(gè)特征僅是一組等效或類似特征的一個(gè)示例。
[0030]而且，權(quán)利要求中未明確表示用于執(zhí)行特定功能的裝置摂、或用于執(zhí)行特定功能的步驟摂?shù)娜我饨M件皆不應(yīng)被理解為如35USC第112章節(jié)第6段中所規(guī)定的裝置摂或步驟摂條款。特別地，在此處的權(quán)利要求中使用“....的步驟”或“....的動(dòng)作”并不表示涉及35USC§ 112第6段的規(guī)定。
[0031]注意，在使用到的情況下，標(biāo)志左、右、前、后、頂、底、正、反、順時(shí)針和逆時(shí)針僅僅是出于方便的目的所使用的，而并不暗示任何具體的固定方向。事實(shí)上，它們被用于反映對(duì)象的各個(gè)部分之間的相對(duì)位置和/或方向。
[0032]如上所提及的，隨著半導(dǎo)體工藝成比例地縮小，存在許多挑戰(zhàn)?？s減IC規(guī)模提供許多優(yōu)點(diǎn)，包括功耗降低和計(jì)算速度提升，因?yàn)殡娮訌囊粋€(gè)到另一個(gè)IC組件移動(dòng)更短的距離。例如，對(duì)于CMOS器件，隨著各種關(guān)鍵尺寸(例如，柵極氧化物的大小)的大小的減小，載流子迀移率迅速下降，這不利地影響到器件性能。當(dāng)用在各種應(yīng)用中時(shí)，SiGe技術(shù)可通過改善載流子迀移率來改善器件性能。
[0033]對(duì)于某些類型的器件及其制造工藝，SiGe技術(shù)能明顯改善器件性能。例如，Intel?研發(fā)了當(dāng)使用90nm工藝時(shí)使用SiGe，以改善邏輯單元的性能。隨著制造工藝移到45nm、32nm和22nm，鍺含量的量提升。在早期SiGe器件中，鍺占到器件的不到15%。隨著器件大小的減小，鍺的量提升到40%甚至更高。例如，在CMOS器件中，SiGe材料嵌入在源極區(qū)域和漏極區(qū)域中。以往，為了提升SiGe材料的嵌入量，已經(jīng)提出了 U形和Σ形腔(或者有時(shí)被稱為凹槽)以用于嵌入SiGe材料。
[0034]作為示例，SiGe技術(shù)是指利用SiGe材料來改善器件性能的半導(dǎo)體器件和工藝。例如，SiGe可被用在異質(zhì)結(jié)雙極晶體管(HBT)中，HBT提供了相比于用于實(shí)現(xiàn)通信電路的常規(guī)硅雙極和硅CMOS的優(yōu)勢(shì)。在其他特征中，SiGe材料在這些器件中的使用改善了器件性能。然而，SiGe器件和工藝具有其挑戰(zhàn)。特別地，在Si上生長晶格匹配的SiGe合金存在困難。在S1-STI界面上均勻生長SiGe是所期望的，因?yàn)槠涮嵘?CMOS器件的性能。例如，用于制造CMOS和其他類型器件的SiGe工藝可包括邏輯門圖案化的各種滯留，諸如45/40nm、32/28nm以及<22nm，并且維持邏輯門圖案和幾何形態(tài)非常重要。
[0035]圖1是圖解SiGe材料的常規(guī)U形腔的簡化示圖。半導(dǎo)體襯底100包括用于容納填充材料105的U形腔。例如，襯底100包括基本上單種硅材料。填充材料105包括硅鍺材料。如上文解釋的，將鍺材料添加到硅材料，改善了載流子迀移率和其他電氣性能特性。例如，填充材料105稍后被用于形成CMOS器件。半導(dǎo)體襯底100另外包括柵極材料101和102。例如，柵極材料包括金屬柵極材料和/或多晶硅柵極材料。柵極材料101和102分別通過側(cè)墻103和104來保護(hù)。
[0036]如上文所解釋的，SiGe填充材料的重要方面是其大小或體積。較大的填充材料通常換得較佳的性能，并且應(yīng)領(lǐng)會(huì)本發(fā)明的實(shí)施例增大了襯底的腔大小，由此顯著增大了SiGe填充材料的體積。
[0037]圖2是根據(jù)本發(fā)明的實(shí)施例圖解腔結(jié)構(gòu)的簡化示圖。此示圖僅僅是示例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)到有許多變體、替換方案、以及變型。半導(dǎo)體器件200包括襯底201。例如，襯底201基本上由硅材料構(gòu)成。例如，襯底是硅晶圓的一部分。半導(dǎo)體器件200還包括嵌入式區(qū)域202和203。在某些實(shí)現(xiàn)中，區(qū)域202和203包括多晶硅材料。例如，區(qū)域202和203稍后被處理以形成柵極區(qū)域。在一些實(shí)現(xiàn)中，區(qū)域202和203包括用于形成柵極區(qū)域的金屬材料。區(qū)域202和203通過側(cè)墻207和208受到保護(hù)。根據(jù)各種實(shí)施例，側(cè)墻207和208包括氮化硅材料。特別地，側(cè)墻207和208確保用于嵌入SiGe填充材料204的腔204的開口大小。例如，在一些實(shí)現(xiàn)中，開口大小可高達(dá)約10nm或更大。取決于器件尺寸，其他開口大小也是可能的。例如，在20/22nm (或更小的)工藝中，開口大小可能更小。確保腔的開口大小的益處之一是使得用填充材料填充腔成為容易并且是一致的過程。在沒有側(cè)墻的情況下，腔的開口可能變形為其他形狀(例如，由于刻蝕的原因成為圓角或邊)。
[0038]如在圖1中所圖解的，在各種常規(guī)技術(shù)中，用于嵌入SiGe材料的腔是U形的。應(yīng)該認(rèn)識(shí)到，腔204的形狀基本上為“鉆石”形狀。例如，腔204以大約54.74度角為特征。例如，該角度是相對(duì)于垂直方向而言的。
[0039]應(yīng)該認(rèn)識(shí)到，SiGe材料可以各種方式淀積到腔204中，并由此可具有不同的組成。例如，SiGe材料可包括10%到50%的鍺含量。另外，鍺材料的濃度在腔區(qū)域內(nèi)變化。
[0040]相比于Σ形腔，腔204的形狀提供約10%或者更多的體積提升。腔204稍后用SiGe材料填充。相比于具有Σ形腔的器件，具有填充到腔204中的SiGe材料的PMOS器件可提供3%及甚至更大的PMOS性能改善。相比于常規(guī)腔形狀，除了性能改善之外，根據(jù)本發(fā)明的實(shí)施例的腔形狀還可提供更好的產(chǎn)量。通過相對(duì)較大的開口大小，可有效地控制填充到腔中的SiGe材料的量。根據(jù)本發(fā)明的實(shí)施例的圖2中所圖解的腔形狀還有其他益處。
[0041]圖3是根據(jù)本發(fā)明的實(shí)施例圖解填充了SiGe材料的腔結(jié)構(gòu)的簡化示圖。此示圖僅僅是示例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)到有許多變體、替換方案以及變型。如圖3所示，半導(dǎo)體300