。在另一個實施例中，基底層可被提供一個或多個于其中所形成的CMOS裝置-該包括一個或多個于基底層上或內(nèi)的額外CMOS裝置的制造。
[0040]在單體堆棧104的制造之前，一個第一絕緣層106可形成在CMOS層102的上面。單體堆棧104可包括多層-該多層依序于CMOS層102和第一絕緣層106上被制造。此外，一個或多個額外的層，沒有特別指明哪一種，可根據(jù)備選實施例(例如，參見圖2和圖3，下文)而被包括于單體堆棧104內(nèi)。
[0041]根據(jù)一些實施例，單體堆棧104的多個層可包括第一金屬層108，第二絕緣層110，和第二金屬層112。W、A1或類似材料的第一金屬層108可以被形成。鋁與TiN的第二金屬層112可以被形成。另外，一個電阻式存儲器裝置結(jié)構(gòu)114可在第二絕緣層110內(nèi)被制造。電阻式存儲器裝置結(jié)構(gòu)114可建立出介于第一金屬層108和第二金屬層112之間的接觸。
[0042]電阻式存儲器裝置結(jié)構(gòu)114可在在一個CMOS層102的熱預算內(nèi)被制造。例如，電阻式存儲器裝置結(jié)構(gòu)114可在約450攝氏度的溫度下被制造。根據(jù)一個實施例，溫度可以是約攝氏450度或較低。在各種實施方式中，電阻式存儲器裝置結(jié)構(gòu)的被制造可選自于一范圍群內(nèi)的一些溫度下來被制造，該范圍群的組成如:約450和400攝氏度，約400和350攝氏度，約300和350攝氏度，依此類推。
[0043]本發(fā)明人相信介電常數(shù)施加了約束，因此以低的熱預算來構(gòu)建一個電阻式存儲器裝置可以提供較低的制造成本-此為相比于其他高溫的存儲器制造處理，那些高溫的處理為具有高溫組件且該些組件必須與CMOS分開來單獨被制造，如上所述，并沒有當為CMOS晶片上的單晶處理。
[0044]在一種實施方式中，電阻式存儲器裝置結(jié)構(gòu)114可以保持一個所定義的距離于第一金屬層108和第二金屬層112之間。例如，當電阻式存儲器裝置結(jié)構(gòu)114被形成，第一金屬層108和第二金屬層112之間的距離保持著大致相同。換言之，第一金屬層108和第二金屬層112之間的距離不會明顯變大(如果對于在整個方面而言)，此為于被建立的制造過程中，(且該過程為電阻式存儲器裝置結(jié)構(gòu)114的夾雜物的結(jié)果)。在一些實施例中，第一金屬層108和第二金屬層112之間的距離是相等于第二金屬層112和第三金屬層之間的距離。
[0045]在一個方面，電阻式存儲器裝置結(jié)構(gòu)114可在柱型裝置來實施。例如，柱型裝置可包括一(導電和/或電阻材料的)支柱，其形成在第一金屬層108上。柱型裝置也可包括一個凸環(huán)(例如，超大層)，該凸環(huán)是材料層的形成。在一些實施例中，材料層為圓柱形，并大致上是共線的，如第一圓柱和第二圓柱。第二圓柱可以接觸第二金屬層112。
[0046]在其它實施例中，如這里所使用的，所謂圓柱可以是一個多邊形或大致多邊形的形狀。在另一實例中，所謂圓柱可以指卵形或大致卵形的形狀，或類似。此外，所謂圓柱可以指一個圓錐形狀。在另一實例中，一個圓柱可以是約一個多邊形(例如，具有至少一個局部圓形邊緣，或具有至少一個局部圓角，或者多個部分圓邊，或者多個部分圓角的多邊形，或前述的組合)。在另一實例中，一個圓柱可以具有至少一個側(cè)面是非線性的，諸如彎曲的側(cè)面。在進一步的例子中，一個圓柱可以具有一些非尖銳的邊緣和/或一些非尖銳邊。在又一實例中，一個圓柱可以是一個物體，它是大致上多邊形，具有至少一個非直線側(cè)，或具有至少一個非銳邊的擠壓多邊形。在一些實施例中，橫截面的面積可基本上是相似的或不同的。
[0047]在一個實例中，第一圓柱可具有一第一側(cè)和一第二側(cè)，位于第一圓柱的相對端。第二圓柱可具有一第一表面和一第二表面，位于第二圓柱的相對兩側(cè)。第一圓柱的第一側(cè)可接觸支柱和第一圓柱的第二側(cè)可以接觸第二圓柱的第二表面上。第二圓柱的第一側(cè)可以接觸第二金屬層112 (例如見，圖3的切出部分318，下文)。
[0048]根據(jù)一個實施例，電阻式存儲器裝置結(jié)構(gòu)114可在柱型裝置中被實施-其包括一個支柱結(jié)構(gòu)。支柱結(jié)構(gòu)可以導電材料來形成。在一些實施例中，支柱結(jié)構(gòu)可包括一棱鏡結(jié)構(gòu)(平行堿基)與剖面圖形，如圓形，大致多邊形的，卵形，或類似形。在一個實例中，第一圓柱被切換材料所形成，并且另一導電材料形成第二圓柱。在一方面中，支柱結(jié)構(gòu)的導電材料和第二圓柱是不同的材料。然而，根據(jù)一些方面，支柱結(jié)構(gòu)的材料和第二圓柱可以是相同的材料或相似的材料。
[0049]根據(jù)一個實施，支柱通孔襯墊可以選自其他材料來形成，如:氧化娃(S1x)，S1x和氧化鈦(T1x)的化合物，和S1x和氧化鋁(AlOx)的化合物，或者類似的材料等，或者其適當?shù)慕M合。根據(jù)一個實施方式中，通孔裝置可以選自其他材料來填充，如:A1，Al與Cu，Al與TiN，Al與Ti或TiN，TiN, Al和Cu或TiN，或者其適當?shù)慕M合，或類似的材料等。
[0050]在一些實現(xiàn)方式中，第一圓柱可具有第一厚度和第二圓柱可以具有第二厚度，第二厚度與第一厚度不同。因此，第一圓柱可以比第二圓柱厚。然而，根據(jù)其他方面，第一圓柱可以比第二圓柱更薄。
[0051]圖2描繪了另一示例的存儲器單元200的方塊圖，該存儲器單元200使用集成電路晶圓鑄造相容處理，根據(jù)本主題公開的一個或多個實施例。存儲器單元200可包括基底層202，第一絕緣層204，及形成于第一絕緣層204和基底層202的頂表面上的第一金屬層206，在各種公開的實施例中，基底層202可以是一個互補型金氧半導體(CMOS)的基底層-其具有一個或多個CMOS相容裝置。此外，第一金屬層206可以被W、Al或類似材料制成。
[0052]在各種實施例中，CMOS層102可包括存儲器驅(qū)動電路，處理邏輯，閘陣列，或類似物。例如，在一個實施例中，基底層可被提供包括在其中所形成的一個或多個CMOS裝置。在一個替代實施例中，一個或多個CMOS裝置可以被制造于基底層之上或內(nèi)。在另一個實施例中，基底層可被供應一個或多個于此所形成的CMOS裝置，更還包括一個或多個額外CMOS裝置的制造-該CMOS裝置在基底層上或內(nèi)。
[0053]第一導電插塞208可在第一絕緣層204內(nèi)形成。第一導電插塞208 (例如，W)可以連接基板202和第一金屬層206。
[0054]形成在第一金屬層206的頂表面上可以是一個第二絕緣層210。形成在第二絕緣層210上的可以是一個第二金屬層212。第一金屬層206，第二金屬層212，和后續(xù)的金屬層可以由金屬形成。另外，一個電阻式存儲器裝置結(jié)構(gòu)214可在第二絕緣層210內(nèi)形成。進一步地，如圖所示，電阻式存儲器裝置結(jié)構(gòu)214可在第一金屬層206和第一絕緣層204的至少一部分內(nèi)形成。電阻式存儲器裝置結(jié)構(gòu)214可以產(chǎn)生一個位于第一金屬層206和第二金屬層212之間的接觸，如與第二導電插塞216 (例如，W)接觸。電阻式存儲器裝置結(jié)構(gòu)214可使用集成電路晶圓鑄造相容處理來形成(例如，使用現(xiàn)有的集成電路晶圓鑄造模具)，根據(jù)本文討論的各個方面。
[0055]根據(jù)一個方面，形成電阻式存儲器裝置結(jié)構(gòu)214可包括維持位于第一金屬層206和第二金屬層212之間的一個定義的距離，例如，于形成電阻式存儲器裝置結(jié)構(gòu)214時，第一金屬層206和第二金屬層212間所分開的距離維持在相同于電阻式存儲器裝置結(jié)構(gòu)214于形成之前的距離。
[0056]根據(jù)另一個實施方式，電阻式存儲器裝置結(jié)構(gòu)214可以以在一個通孔型(via-type)裝置來實施。通孔型(via-type)裝置可以是許多不同結(jié)構(gòu)的一種，包括(但非限定):一個通孔結(jié)構(gòu)(via structure)，一個管道，一個槽等等。通孔結(jié)構(gòu)(viastructure)可以襯有銷，銅，銀，其合適的化合物，或其前述合適的組合。另外，通孔結(jié)構(gòu)(via structure)可包括至少一部份被導電材料來制造。
[0057]圖3描述了在一個示例的用于存儲器裝置的存儲器架構(gòu)300的制造中的中間媒介階段的截面圖的方塊圖，根據(jù)本主題公開的一個或多個實施例。存儲器架構(gòu)300可包括電阻式存儲器。一個或多個垂直的接觸點，例如，存儲器架構(gòu)300的V4接觸點310，可以用一個柱型裝置或一個通孔型(via-type)裝置來代替，根據(jù)各個方面。
[0058]應當指出，存儲器架構(gòu)300表現(xiàn)出建造于第一組金屬，M3金屬層302，以及第二組金屬，M6金屬層304之間。存儲器架構(gòu)300的各種組件，被包括于M3金屬層302下方的(例如，金屬M1，金屬M2，閘等級元件，CMOS電路，等等)，并沒有在此示出-為了簡單說明起見。另外，于M6金屬層304上方的額外金屬層可被包括在存儲器架構(gòu)300內(nèi)，但沒有在此示出-為了簡單說明起見。
[0059]第一組垂直接觸點，V3接觸點306，連接M3金屬層302的部分至第三組金屬的部分，M4金屬層308。另外，第二組垂直接觸點，V4接觸點310，可連接M3金屬層302的部分至第四組金屬的部分，M5金屬層312。另外，另一組的V4接觸點310 (盡管未具體示出)可以連接M4金屬層308的部分至M5金屬層312的部分。另外，第三組的垂直接觸點，V5接觸314，可連接M5金屬層312的部分至M6金屬層304的部分。
[0060]位于M4金屬層308的部分和M5金屬層312的部分之間的，是一個存儲器元件。根據(jù)一個實施中，存儲器元件可以是柱型裝置316。需注意的是，雖然柱型裝置316被示出在M4金屬層308和M5的金屬層312之間，一個或多個柱型裝置可以形成在位于存儲器架構(gòu)300內(nèi)的其他地方。例如，一個或多個柱型裝置可以形成于M3金屬層302和M4金屬層308之間，于M5金屬層312和M6金屬層304之間，或于其他組金屬之間，或其他金屬后端層(未示出)。
[0061]此外，柱型裝置可以在多組金屬之間形成。例如，至少一個柱型裝置可以在M4金屬層308和M5的金屬層312之間被形成，且至少另一柱型裝置可以在M5金屬層312和M6金屬層304之間被形成，或可形成于其他金屬之間。因此，柱型裝置(等)可以在任何合適的金屬層，包括任何適當?shù)?進一步)后端的金屬層之間被夾入，盡管這種金屬層未示出-為了簡單說明起見。
[0062]在制造于金屬組之間的存儲器元件的過程上(例如，在M4金屬層308和M5金屬層312之間)，金屬層之間的間距不會加寬或縮小-至少在一些公開的實施例上。例如，在如此的實施例中，各個M4金屬層308和相應的M5金屬層312之間的高度基本上是相同于M3金屬層302和M4金屬層308之間的的高度。更進一步地，柱型裝置的高度，其可以包括一個支柱(PL)和凸環(huán)(CL)和形成存儲器元件，可以有一總高度，該總高度是相同或基本上是相同于間隙-該間隙位于各自的M4金屬層308和相應的M5金屬層312之間-(在存儲器元件被放置之前)。以這種方式，現(xiàn)有的介電質(zhì)〔例如，于存儲器元件的放置之前(或柱型裝置的放置之前)所使用的(且于各自的金屬層之間的)介電質(zhì)〕可以繼續(xù)被使用。另外，在集成電路中所使用的各種其它現(xiàn)有流程可以繼續(xù)被利用來制造示例的存儲器架構(gòu)300。
[0063]因此，如本文所討論，電阻式存儲器裝置可被單晶積體在基底層的上面。在各種公開的實施例中，基底層可以是具有一個或一個以上的CMOS-相容設(shè)備的CMOS基底層。在一個或多個實施例中，公開的存儲器裝置(等)可以是電阻性切換的雙端的存儲器裝置-其部分或完全相容于現(xiàn)有的CMOS制造技術(shù)。因此，一些或所有的所公開的存儲器裝置可以被制造于以低的制造成本、有限的再加工，等等的條件下，從而導致高密度和高效率的雙端子存儲器，發(fā)明人相信該存儲器可以較少的制造問題來被制造并被推向市場且可與其它存儲器裝置共存。
[0064]用于整合一個電阻式存儲器的其它處理可能會導致一個介電質(zhì)厚度或在后端臨界尺寸的改變，因此，電容會改變。因此，為這些其他程序的電氣設(shè)計文件必須改變，造成了寶貴資源(如，時間，成本，等等)的消耗。本文所公開的一個或多個方面使這些變化最小化-藉由添加或形成于CMOS電路上方的電阻式存儲器。另外，于后端金屬層(例如，如圖所示，在M4金屬層308和M5金屬層312)之間的層間介電質(zhì)(ILD)的厚度被保持著相同(或類似)。
[0065]此外，如所示的切口部分318(虛線圓)，柱型裝置，可以被放置在各組金屬之間，可包括一個基體320 (例如，具有柱狀的形狀，或大致柱狀形狀作為一例)，此被標記為PL和一迭材料層322 (于基體320 (標記為CL)上)。例如，基體320可被放置，接著是一迭材料層322-其可包括一個或多個材料層的組件。在一個實例中，基