一種制作半導(dǎo)體器件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種具有多種閾值電壓的半導(dǎo)體器件的制作方法。
【背景技術(shù)】
[0002]高級半導(dǎo)體芯片使用具有不同閾值電壓、每單位寬度導(dǎo)通電流及每單位長度截止電流的多種場效應(yīng)晶體管。具有高閾值電壓的場效應(yīng)晶體管通常被稱為“低功率”器件，其具有低導(dǎo)通電流及低截止電流。具有低閾值電壓的場效應(yīng)晶體管被稱為“高性能”器件，其具有高導(dǎo)通電流及高截止電流。通過使用低功率器件與高性能器件的混合，半導(dǎo)體芯片可以以最佳功率消耗水平來提供最佳性能。
[0003]可通過改變摻雜半導(dǎo)體阱的摻雜物濃度來獲取具有不同閾值電壓的器件，其中在該摻雜半導(dǎo)體阱中形成場效應(yīng)晶體管的主體以獲得閾值電壓的每一值。因此，高性能器件使用具有低摻雜物濃度的摻雜半導(dǎo)體阱，而低功率器件使用具有高摻雜物濃度的另一摻雜半導(dǎo)體阱。對于井摻雜的每一設(shè)定而言，在形成摻雜半導(dǎo)體阱的相應(yīng)離子植入步驟期間使用專屬植入掩模，從而增加了處理復(fù)雜性及制造成本。
[0004]對于先進(jìn)納米級半導(dǎo)體工藝，多種閾值電壓共存于一個制程已經(jīng)成為服務(wù)于設(shè)計公司必不可少的一個內(nèi)容。在現(xiàn)有技術(shù)中為了制備不同閾值電壓的器件，一般采用不同的離子注入條件來實(shí)現(xiàn)。其中，有一種實(shí)現(xiàn)方法是溝道注入條件一樣，源漏擴(kuò)展區(qū)的注入條件不一樣?，F(xiàn)有技術(shù)的目的都是為了形成在不同閾值電壓器件中形成不同雜質(zhì)分布
[0005]現(xiàn)有技術(shù)制備不同閾值電壓器件的工藝比較復(fù)雜，成本較高，需要一種工藝簡單并且成本較低的半導(dǎo)體器件的制作工藝。

【發(fā)明內(nèi)容】

[0006]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0007]為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種制作半導(dǎo)體器件的方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域；在所述第一區(qū)域和第二區(qū)域中的所述半導(dǎo)體襯底上形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)；執(zhí)行注入工藝；在所述半導(dǎo)體襯底上形成吸熱層，所述吸熱層覆蓋所述第一區(qū)域和所述第二區(qū)域；去除所述第二區(qū)域中的所述吸熱層；執(zhí)行退火工藝；去除所述第一區(qū)域中的所述吸熱層。
[0008]優(yōu)選地，所述注入工藝為袋注入或者LDD注入。
[0009]優(yōu)選地，所述第一區(qū)域和所述第二區(qū)域的所述注入工藝的條件相同。
[0010]優(yōu)選地，還包括在形成所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)之前執(zhí)行阱離子注入和調(diào)閾值注入的步驟。
[0011]優(yōu)選地，所述第一區(qū)域和所述第二區(qū)域的所述調(diào)閾值注入的條件相同或者不同。
[0012]優(yōu)選地，采用ALD工藝或者CVD工藝形成所述吸熱層。
[0013]優(yōu)選地，所述吸熱層為采用應(yīng)力記憶技術(shù)形成的應(yīng)力記憶層。
[0014]優(yōu)選地，所述半導(dǎo)體襯底包括淺溝槽隔離結(jié)構(gòu)。
[0015]綜上所述，根據(jù)本發(fā)明的制作方法提出了一種多種閾值電壓器件的制備工藝，利用不同薄膜堆疊結(jié)構(gòu)在熱退火中的吸熱率不同來改變退火后雜質(zhì)的不同分布，從而實(shí)現(xiàn)不同的閾值電壓，根據(jù)本發(fā)明的制作方法，減少了超淺結(jié)注入的難度，并且制作工藝簡單。
【附圖說明】
[0016]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0017]圖1A-1D為根據(jù)本發(fā)明一個實(shí)施方式制作半導(dǎo)體器件的相關(guān)步驟所獲得的器件的剖視圖；
[0018]圖2為不同薄膜堆疊結(jié)構(gòu)在固定退火溫度中熱吸收率的示意圖
[0019]圖3為根據(jù)本發(fā)明另一個實(shí)施方式制作半導(dǎo)體器件的工藝流程圖。
【具體實(shí)施方式】
[0020]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0021]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0022]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0023]為了解決現(xiàn)有技術(shù)中的問題，本發(fā)明提出了一種半導(dǎo)體器件的制作方法。參照圖1A至圖1D，示出根據(jù)本發(fā)明一個方面的實(shí)施例的相關(guān)步驟的剖視圖。
[0024]下面結(jié)合附圖1A-1D對本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。參照圖1A至圖1D，示出根據(jù)本發(fā)明一個方面的實(shí)施例的相關(guān)步驟的剖視圖。
[0025]如圖1A所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體的襯底100中形成有阱和有源區(qū)；
[0026]半導(dǎo)體襯底100可包括任何半導(dǎo)體材料，此半導(dǎo)體材料可包括但不限于:S1、SiC、SiGe, SiGeC, Ge合金、GeAs, InAs, InP,以及其它II1- V或I1- VI族化合物半導(dǎo)體。
[0027]半導(dǎo)體襯底100包括各種隔離結(jié)構(gòu)，例如淺溝槽絕緣。半導(dǎo)體襯底100可以是以下所提到的材料中的至少一種:娃、絕緣體上娃(SOI)、絕緣體上層疊娃(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。此外，半導(dǎo)體襯底上可以被定義有源區(qū)。
[0028]作為優(yōu)選，所述半導(dǎo)體襯底100為Si材料層的厚度為lO-lOOnm，優(yōu)選為30_50nm。在半導(dǎo)體襯底100上形成有A器件和/或B器件。
[0029]接著執(zhí)行阱注入調(diào)閾值注入工藝，其中A器件和B器件的調(diào)閾值注入條件可以不同，也可以相同；對A器件和B器件的離子注入條件是一樣的。
[0030]在所述半導(dǎo)體襯底100中形成有阱，當(dāng)所述襯底選用N型襯底，具體地，本領(lǐng)域技術(shù)人員選用本領(lǐng)域常用的N型襯底即可，接著在所述N型襯底中形成P阱，在本發(fā)明的實(shí)施例中，首先在所述N型襯底上形成P阱窗口，在所述P阱窗口中進(jìn)行離子注入，然后執(zhí)行退火步驟推進(jìn)以形成P阱。當(dāng)所述襯底選用P型襯底，具體地，本領(lǐng)域技術(shù)人員選用本領(lǐng)域常用的P型襯底即可，接著在所述P型襯底中形成N阱，在本發(fā)明的實(shí)施例中，首先在所述P型襯底上形成N阱窗口，在所述N阱窗口中進(jìn)行離子注入，然后執(zhí)行退火步驟推進(jìn)以形成N阱。
[0031]在本發(fā)明一具體實(shí)施例中，將所述半導(dǎo)體襯底100劃分為NFET區(qū)域和PFET區(qū)域，該NFET區(qū)域具有形成在均勻摻雜的溝道區(qū)上的第一柵極101A，PFET區(qū)域具有形成在均勻摻雜的溝道區(qū)上的第二柵極101B。第一柵極1lA包括柵極介電層和位于柵極介電層上的多晶娃柵極102A。第二柵極1lB包括柵極介電層和位于柵極介電層上的多晶娃柵極102B。
[0032]在本發(fā)明的一具體地實(shí)施方式中，所述第一柵極1lA和第二柵極1lB為多晶硅柵極，所述多晶硅柵極結(jié)構(gòu)的形成方法為首先在半導(dǎo)體襯底100上形成柵極介電層，作為優(yōu)選，所述柵極介電層的材料為二氧化硅，可以采用熱氧化的方式形成。
[0033]在本發(fā)明中優(yōu)選形成多晶硅柵極，多晶硅層的形成方法可選用低壓化學(xué)氣相淀積(LPCVD)工藝。形成所述多晶硅層的工藝條件包括:反應(yīng)氣體為硅烷(SiH4)，所述硅烷的流量范圍可為100?200立方厘米/分鐘(sccm)，如150sccm ;反應(yīng)腔內(nèi)溫度范圍可為700?750攝氏度；反應(yīng)腔內(nèi)壓力可為250?350毫毫米汞柱(mTorr)，如300mTorr ;所述反應(yīng)氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣(He)或氮?dú)?，所述氦氣和氮?dú)獾牧髁糠秶蔀?5 ?20 升 / 分鐘(slm)，如 8slm、1slm 或 15slm。
[0034]然后進(jìn)行圖案化，以在半導(dǎo)體襯底上形成多晶硅柵極，所述圖案化方法為首先形成圖案化的光刻膠層，以所述光刻膠層為掩膜蝕刻所述多晶硅層和柵極介電層，最后灰化去除所述光刻膠層，但是所述多晶硅柵極的圖案化方法并不局限于上述示例。
[0035]在所述半導(dǎo)體襯底100上所述第一柵極1lA和第二柵極1lB兩側(cè)形成偏移側(cè)壁(offset spacer)103A和偏移側(cè)壁103B,偏移側(cè)壁的材料例如是氮化娃,氧化娃或者氮氧化硅等絕緣材料。隨著器件尺寸的進(jìn)一步變小，器件的溝道長度越來越小，源漏極的粒子注入深度也越來越小，偏移側(cè)壁的作用在于以提高形成的晶體管的溝道長度，減小短溝道效應(yīng)和由于短溝道效應(yīng)引起的熱載流子效應(yīng)。在第一柵極1lA和第二柵極1lB兩側(cè)形成偏移側(cè)壁的工藝?yán)缁瘜W(xué)氣相沉積，本實(shí)施例中，所述偏移側(cè)壁的厚度可以小到80埃，是通過沉積和刻蝕形成的。
[0036]所述偏移側(cè)壁結(jié)構(gòu)可以包括至少一層氧化物層和/或至少一層氮化物層