一種半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002] 在半導(dǎo)體技術(shù)領(lǐng)域中，隧道場效應(yīng)晶體管（Tunnel Field Effect transistor, TFET)在低功耗應(yīng)用中具有廣闊的前景。然而，盡管仿真結(jié)果非常吸引人，但是，由于低的驅(qū) 動電流（drive current)和被降級的亞閾值擺幅（subthreshold swing),娃TFET的實驗結(jié) 果并不能與傳統(tǒng)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET)競爭。
[0003] 關(guān)于隧道場效應(yīng)晶體管（TFET)的新的實現(xiàn)方式已經(jīng)被提出，例如綠色FET。然 而，由于抑制邊緣隧道組件（lateral tunneling component)或減小關(guān)態(tài)電流（off-state current)的困難，高的驅(qū)動電流以及低于60mV/dec的擺幅從來沒有被實現(xiàn)。
[0004] 圖IA至圖IC示出了現(xiàn)有技術(shù)中的三種不同的隧道場效應(yīng)晶體管（TFET)的結(jié)構(gòu)， 其中，圖IA為混合型TFET、圖IB為傳統(tǒng)的TFET、圖IC為一種柵極完全覆蓋源極的TFET。 如圖1所示，各個TFET均包括襯底100、源極101、漏極102、柵極103、絕緣體（insulator) 104以及高k介電層105。不同之處在于，與圖IB中的傳統(tǒng)的TFET相比，圖IC示出的TFET 中的柵極103完全位于源極101的上方，圖IA示出的混合型TFET中不僅柵極103完全位 于源極101的上方，而且絕緣體104延伸到柵極103的下方。
[0005] 然而，現(xiàn)有技術(shù)中的上述三種TFET的性能都無法滿足實際需要。由于隧道路徑 (tunneling path)區(qū)域的大小是TFET性能的關(guān)鍵參數(shù)，隧道路徑越大，TFET的性能越好。 因此，為了解決上述問題，有必要提出一種新的半導(dǎo)體器件及其制造方法，以提高隧道路徑 的尺寸，進(jìn)而提高隧道場效應(yīng)晶體管（TFET)的性能。

【發(fā)明內(nèi)容】

[0006] 針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件及其制造方法，用于提高隧道 路徑的尺寸，進(jìn)而提高隧道場效應(yīng)晶體管（TFET)的性能。
[0007] 本發(fā)明實施例一提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底以及位于所述半導(dǎo)體襯底 內(nèi)的嵌入式絕緣層，還包括位于所述半導(dǎo)體襯底上的隧道場效應(yīng)晶體管；其中，所述隧道場 效應(yīng)晶體管包括位于所述嵌入式絕緣層之上的源極和漏極以及位于所述源極和所述漏極 之間的絕緣體，還包括環(huán)繞所述源極與所述絕緣體的相鄰區(qū)域的第一半導(dǎo)體層、環(huán)繞所述 第一半導(dǎo)體層的第一柵極介電層以及環(huán)繞所述第一柵極介電層的柵極，其中，所述第一半 導(dǎo)體層、所述柵極介電層與所述柵極低于所述源極和所述絕緣體的部分位于所述嵌入式絕 緣層內(nèi)。
[0008] 可選地，所述隧道場效應(yīng)晶體管還包括位于所述柵極與所述半導(dǎo)體襯底之間的第 二柵極介電層以及位于所述第二柵極介電層與所述半導(dǎo)體襯底之間的第二半導(dǎo)體層。
[0009] 可選地，所述第二柵極介電層與所述第一柵極介電層的材料相同，所述第二半導(dǎo) 體層與所述第一半導(dǎo)體層的材料相同。
[0010] 可選地,所述源極為N+摻雜的娃,所述漏極為P+摻雜的娃；或者,所述源極為P+ 摻雜的娃，所述漏極為N+摻雜的娃。
[0011] 可選地，所述源極和所述漏極的摻雜濃度為lE19-lE21atom/cm3。
[0012] 可選地，所述第一半導(dǎo)體層的材料包括硅、鍺硅、鍺或砷化銦。
[0013] 其中，所述第一半導(dǎo)體層的厚度為10 A -500 A。
[0014] 可選地，所述第一柵極介電層的材料包括氧化硅、氮氧化硅或高k介電層，其中所 述高k介電層包括氧化鉿、氧化鋯和氧化鑭中的一種或兩種以上的組合。
[0015] 可選地，所述柵極的材料包括N-摻雜的多晶硅或P-摻雜的多晶硅，和/或，所述 柵極的摻雜濃度為lE19-lE21atom/cm 3。
[0016] 本發(fā)明實施例二提供一種半導(dǎo)體器件的制造方法，所述方法包括：
[0017] 步驟SlOl :提供包括嵌入式絕緣層的半導(dǎo)體襯底，在所述半導(dǎo)體襯底位于所述嵌 入式絕緣層之上的部分中形成隧道場效應(yīng)晶體管的源極、漏極以及位于所述源極與所述漏 極之間的絕緣體；
[0018] 步驟S102 :在所述半導(dǎo)體襯底之上形成硬掩膜層，在所述硬掩膜層中刻蝕形成暴 露出所述源極的一部分以及所述絕緣體的一部分的溝槽，并刻蝕去除所述源極和所述絕緣 體位于所述溝槽內(nèi)的部分的一部分以及所述嵌入式絕緣層位于所述溝槽下方的部分，以定 義溝道區(qū)域；
[0019] 步驟S103 :在所述溝道區(qū)域內(nèi)形成環(huán)繞所述源極與所述絕緣體的第一半導(dǎo)體層 以及覆蓋所述半導(dǎo)體襯底的第二半導(dǎo)體層；
[0020] 步驟S104 :形成環(huán)繞所述第一半導(dǎo)體層的第一柵極介電層以及覆蓋所述第二半 導(dǎo)體層的第二柵極介電層，并形成環(huán)繞所述第一柵極介電層的柵極；
[0021] 步驟S105 :去除所述硬掩膜層。
[0022] 可選地，在所述步驟SlOl中，形成所述源極和所述漏極的方法包括：進(jìn)行N+離子 注入以形成源極，進(jìn)行P+離子注入以形成漏極；或，進(jìn)行P+離子注入以形成源極，進(jìn)行N+ 離子注入以形成漏極。
[0023] 可選地，在所述步驟SlOl中，所述N+離子注入與所述P+離子注入的摻雜濃度為 lE19_lE21atom/cm3。
[0024] 可選地，在所述步驟S103中，形成所述第一半導(dǎo)體層以及所述第二半導(dǎo)體層的方 法為外延生長法。
[0025] 可選地，所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的材料包括硅、鍺硅、鍺或砷化 銦；和/或，所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的厚度為10 A -500 A。
[0026] 可選地，在所述步驟S104中，所述第一柵極介電層和所述第二柵極介電層的材料 包括氧化硅、氮氧化硅或高k介電層，其中所述高k介電層包括氧化鉿、氧化鋯和氧化鑭中 的一種或兩種以上的組合。
[0027] 可選地，在所述步驟S104中，形成柵極的方法包括：
[0028] 形成環(huán)繞所述第一柵極介電層的柵極材料層，其中，所述柵極材料層填充所述第 一柵極介電層和所述第二柵極介電層之間的區(qū)域；
[0029] 對所述柵極材料層進(jìn)行化學(xué)機械拋光以形成所述柵極。
[0030] 可選地，所述柵極材料層包括N-摻雜的多晶硅或P-摻雜的多晶硅；和/或，所述 柵極材料層的摻雜濃度為lE19-lE21atom/cm3。
[0031] 本發(fā)明的半導(dǎo)體器件，由于隧道場效應(yīng)晶體管包括環(huán)繞源極與絕緣體的相鄰區(qū)域 并位于源極與第一柵極介電層之間的第一半導(dǎo)體層，因此可以形成大的隧道路徑區(qū)域，獲 得大的亞閾值擺幅以及大的開啟電流和關(guān)斷電流的比值α?/_)，提高隧道場效應(yīng)晶體管 的性能，進(jìn)而提高半導(dǎo)體器件的性能。本發(fā)明的半導(dǎo)體器件的制造方法，用于制造上述半導(dǎo) 體器件，制得的半導(dǎo)體器件同樣具有上述優(yōu)點。
【附圖說明】
[0032] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。
[0033] 附圖中：
[0034] 圖IA至圖IC為現(xiàn)有技術(shù)中的三種隧道場效應(yīng)晶體管的結(jié)構(gòu)的示意性剖視圖；
[0035] 圖2為本發(fā)明實施例一的半導(dǎo)體器件的一種示意性剖視圖；
[0036] 圖3Α至圖31為本發(fā)明實施例二的半導(dǎo)體器件的制造方法的部分相關(guān)步驟形成的 圖形的示意性剖視圖；