。層間電介質(zhì)層1020例如可以包括氧化物。隨后，對(duì)層間電介質(zhì)層1020進(jìn)行平坦化處理例如CMP。該CMP可以停止于柵側(cè)墻1016，從而露出犧牲柵堆疊(具體地，露出犧牲柵導(dǎo)體層1014-1和1014-2)。在圖8中，為了圖示的方便，僅示出了位于柵側(cè)墻1016以及犧牲柵導(dǎo)體1014-1下方的犧牲柵介質(zhì)層。
[0042]接著，如圖9所示，可以通過(guò)選擇性刻蝕如RIE，選擇性去除犧牲柵導(dǎo)體層1014-1 (犧牲柵導(dǎo)體層1014-2同樣如此)。于是，在柵側(cè)墻1016內(nèi)側(cè)形成柵槽T。
[0043]隨后，可以在柵槽T內(nèi)填充真正的柵堆疊。例如，如圖10(圖10(a)示出了俯視圖，圖10(b)示出了沿圖10(a)中AAi的截面圖，圖10(c)示出了沿圖10(a)中BBi的截面圖)所示，可以在圖9所示的結(jié)構(gòu)上，例如通過(guò)淀積，依次形成柵介質(zhì)層1022和功函數(shù)調(diào)節(jié)層(1024-1,1024-2)。例如，柵介質(zhì)層1022可以包括高K柵介質(zhì)如HfO2等，厚度為約l-3nm;功函數(shù)調(diào)節(jié)層可以包括(對(duì)于η型器件)含Al的金屬(或者Al合金)如TiAl (厚度為約0.2-3nm)、(對(duì)于ρ型器件)TiN(厚度為約l-3nm))等。對(duì)于η型器件，還可以形成TiN (厚度為約l_3nm)、TaN (厚度為約l_5nm)等附加層(例如，設(shè)于高K柵介質(zhì)層和功函數(shù)調(diào)節(jié)層之間)。本領(lǐng)域技術(shù)人員可以設(shè)想多種高K柵介質(zhì)/金屬柵配置。
[0044]功函數(shù)調(diào)節(jié)層例如可以通過(guò)物理氣相淀積(PVD)(例如,淀積約0.5-5nm厚)或者原子層淀積(ALD)(例如，淀積約0.5-3nm厚)和PVD (例如，淀積約0.l_5nm厚)的混合方法來(lái)形成。對(duì)于圖中左側(cè)的器件，其柵長(zhǎng)較小，相應(yīng)地功函數(shù)調(diào)節(jié)層1024-1形成得相對(duì)較??；對(duì)于圖中右側(cè)的器件，其柵長(zhǎng)較大，相應(yīng)地功函數(shù)調(diào)節(jié)層1024-2形成得相對(duì)較薄。這種厚度不同的功函數(shù)調(diào)節(jié)層可以通過(guò)柵槽T本身的大小來(lái)實(shí)現(xiàn)。具體地，對(duì)于圖中左側(cè)的器件，其柵長(zhǎng)較小，相應(yīng)地柵槽較小(例如，寬度較小)；而對(duì)于圖中右側(cè)的器件，其柵長(zhǎng)較大，相應(yīng)地柵槽較大(例如，寬度較大)。由于器件本身的尺度較小，例如在納米量級(jí)(例如，柵長(zhǎng)小于25nm)，因此柵槽本身的大小將影響材料向其中的淀積特性。柵槽尺寸越小，則材料向其中的淀積越困難，從而在大致同等的條件下，在其中形成的材料層的厚度越薄。于是，可以通過(guò)單個(gè)淀積步驟，在不同大小的柵槽中形成不同厚度的功函數(shù)調(diào)節(jié)層。此現(xiàn)象可以用于控制短溝道效應(yīng)，改善器件性能。
[0045]這里需要指出的是，在圖10中，僅為了圖示的方便，并沒(méi)有示出淀積的柵介質(zhì)層1022和功函數(shù)調(diào)節(jié)層(1024-1,1024-2)在柵槽T外的延伸部分。柵槽T外的部分可以在隨后的處理例如平坦化處理中去除。
[0046]之后，可以如圖11所示，可以進(jìn)一步在柵槽中形成柵導(dǎo)體層1026-1和1026_2。柵導(dǎo)體層例如包括金屬如W或Al等，并可以充滿柵槽T內(nèi)的空間?？梢詫?duì)柵導(dǎo)體層進(jìn)行平坦化處理如CMP，平坦化處理可以柵側(cè)墻1016為停止點(diǎn)(也去除了之前形成的柵介質(zhì)層和功函數(shù)調(diào)節(jié)層在柵槽T外的延伸部分)。另外，在形成柵導(dǎo)體層之前，可以先通過(guò)例如淀積形成擴(kuò)散阻擋層(未示出)。擴(kuò)散阻擋層可以包括TiN，厚度為約2-5nm。
[0047]在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒(méi)有做出詳細(xì)的說(shuō)明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)各種技術(shù)手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。
[0048]以上對(duì)本公開(kāi)的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本公開(kāi)的范圍。本公開(kāi)的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公開(kāi)的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開(kāi)的范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體設(shè)置，包括: 襯底；以及 在襯底上形成的第一單元半導(dǎo)體器件和第二單元半導(dǎo)體器件， 其中， 第一單元半導(dǎo)體器件包括第一柵堆疊，第二單元半導(dǎo)體器件包括第二柵堆疊， 第一柵堆疊包括第一功函數(shù)調(diào)節(jié)層，第二柵堆疊包括第二功函數(shù)調(diào)節(jié)層，以及第一柵堆疊的柵長(zhǎng)小于第二柵堆疊的柵長(zhǎng)，且第一功函數(shù)調(diào)節(jié)層的厚度小于第二功函數(shù)調(diào)節(jié)層的厚度。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)置，其中，第一柵堆疊和第二柵堆疊通過(guò)后柵工藝制造。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)置，其中，對(duì)于η型單元半導(dǎo)體器件，功函數(shù)調(diào)節(jié)層包括含Al的金屬；對(duì)于P型單元半導(dǎo)體器件，功函數(shù)調(diào)節(jié)層包括TiN。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)置，其中，柵堆疊還包括設(shè)于功函數(shù)調(diào)節(jié)層上的金屬柵導(dǎo)體。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體設(shè)置，其中，金屬柵導(dǎo)體包括鎢或鋁。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)置，其中，第一單元半導(dǎo)體器件和第二單元半導(dǎo)體器件分別是鰭式場(chǎng)效應(yīng)晶體管FinFET。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體設(shè)置，還包括:在至少一個(gè)FinFET的鰭與該FinFET的柵堆疊相交的部分下方形成的穿通阻擋部。
8.—種制造半導(dǎo)體設(shè)置的方法，包括: 在襯底上形成第一單元半導(dǎo)體器件和第二單元半導(dǎo)體器件， 其中， 第一單元半導(dǎo)體器件包括第一柵堆疊，第二單元半導(dǎo)體器件包括第二柵堆疊， 第一柵堆疊包括第一功函數(shù)調(diào)節(jié)層，第二柵堆疊包括第二功函數(shù)調(diào)節(jié)層，以及第一柵堆疊的柵長(zhǎng)小于第二柵堆疊的柵長(zhǎng)，且第一功函數(shù)調(diào)節(jié)層的厚度小于第二功函數(shù)調(diào)節(jié)層的厚度。
9.根據(jù)權(quán)利要求8所述的方法，其中，利用后柵工藝，形成第一單元半導(dǎo)體器件和第二單元半導(dǎo)體器件。
10.根據(jù)權(quán)利要求9所述的方法，其中，形成第一單元半導(dǎo)體器件和第二單元半導(dǎo)體器件包括: 在襯底上分別形成第一犧牲柵堆疊和第二犧牲柵堆疊，其中第一犧牲柵堆疊的柵長(zhǎng)對(duì)應(yīng)于第一柵堆疊的柵長(zhǎng)，第二犧牲柵堆疊的柵長(zhǎng)對(duì)應(yīng)于第二柵堆疊的柵長(zhǎng)； 分別在第一犧牲柵堆疊和第二犧牲柵堆疊的側(cè)壁上形成第一柵側(cè)墻和第二柵側(cè)墻； 以形成的犧牲柵堆疊和犧牲柵側(cè)墻為掩模，形成源/漏區(qū)； 在襯底上形成層間電介質(zhì)層，并對(duì)其平坦化，以露出犧牲柵堆疊； 選擇性去除第一犧牲柵堆疊和第二犧牲柵堆疊，以分別在第一柵側(cè)墻和第二柵側(cè)墻內(nèi)側(cè)形成第一柵槽和第二柵槽；以及 分別在第一柵槽和第二柵槽內(nèi)形成第一柵堆疊和第二柵堆疊。
11.根據(jù)權(quán)利要求10所述的方法，其中，通過(guò)同一淀積處理，分別在第一柵槽和第二柵槽內(nèi)形成厚度不同的第一功函數(shù)調(diào)節(jié)層和第二功函數(shù)調(diào)節(jié)層。
12.根據(jù)權(quán)利要求10所述的方法，其中， 第一單元半導(dǎo)體器件和第二單元半導(dǎo)體器件分別是鰭式場(chǎng)效應(yīng)晶體管FinFET ； 形成第一單元半導(dǎo)體器件和第二單元半導(dǎo)體器件包括:在襯底上分別形成第一鰭和第二鰭；以及 第一犧牲柵堆疊形成為與第一鰭相交，第二犧牲柵堆疊形成為與第二鰭相交。
13.根據(jù)權(quán)利要求12所述的方法，還包括:在形成第一鰭和第二鰭之后，進(jìn)行離子注入，以至少在第一鰭和第二鰭之一的下方形成穿通阻擋部。
【專利摘要】本申請(qǐng)公開(kāi)了一種半導(dǎo)體設(shè)置及其制造方法。一示例半導(dǎo)體設(shè)置可以包括：襯底；以及在襯底上形成的第一單元半導(dǎo)體器件和第二單元半導(dǎo)體器件。第一單元半導(dǎo)體器件可以包括第一柵堆疊，第二單元半導(dǎo)體器件可以包括第二柵堆疊。第一柵堆疊可以包括第一功函數(shù)調(diào)節(jié)層，第二柵堆疊可以包括第二功函數(shù)調(diào)節(jié)層。第一柵堆疊的柵長(zhǎng)可以小于第二柵堆疊的柵長(zhǎng)，且第一功函數(shù)調(diào)節(jié)層的厚度可以小于第二功函數(shù)調(diào)節(jié)層的厚度。
【IPC分類】H01L29-10, H01L21-336, H01L29-423
【公開(kāi)號(hào)】CN104716171
【申請(qǐng)?zhí)枴緾N201310674438
【發(fā)明人】朱慧瓏, 趙治國(guó), 張永奎, 馬小龍, 許淼, 殷華湘, 楊紅
【申請(qǐng)人】中國(guó)科學(xué)院微電子研究所
【公開(kāi)日】2015年6月17日
【申請(qǐng)日】2013年12月11日