用于半導(dǎo)體器件的互連結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及半導(dǎo)體器件。
【背景技術(shù)】
[0002]在集成電路領(lǐng)域中，已知用于形成互連結(jié)構(gòu)(包括金屬線和通孔)的通用方法為“鑲嵌”。通常，該方法涉及在介電層中形成開(kāi)口，其中介電層分離垂直隔開(kāi)的金屬層。通常使用光刻和蝕刻技術(shù)來(lái)形成開(kāi)口。在形成之后，用銅或銅合金來(lái)填充開(kāi)口。然后，通過(guò)化學(xué)機(jī)械拋光(CMP)來(lái)去除介電層表面上過(guò)量的銅。剩余的銅或銅合金形成通孔和/或金屬線。
[0003]通常在鑲嵌結(jié)構(gòu)中使用銅，這是因?yàn)槠潆娮杪瘦^低。通常，互連結(jié)構(gòu)由多個(gè)金屬化層形成，每個(gè)金屬化層均包括多條銅線。不同金屬化層中的銅線通過(guò)通孔互連。雖然通常由于低電阻率而使用銅，但也可以使用其他材料。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種形成集成電路結(jié)構(gòu)的方法，所述方法包括:在襯底上方形成多條導(dǎo)線，所述多條導(dǎo)線中的第一導(dǎo)線寬于所述多條導(dǎo)線中的第二導(dǎo)線；在所述多條導(dǎo)線上方形成介電層；以及形成連接至所述第一導(dǎo)線的通孔，而沒(méi)有通孔直接連接至所述第二導(dǎo)線。
[0005]在該方法中，在覆蓋所述襯底的所述第一介電層中形成所述多條導(dǎo)線。
[0006]在該方法中，所述第一導(dǎo)線的寬度為所述第二導(dǎo)線的寬度的1.03倍至3倍。
[0007]該方法還包括:與所述第二導(dǎo)線相鄰地形成氣隙。
[0008]在該方法中，形成所述氣隙包括干蝕刻工藝、濕蝕刻工藝或汽相蝕刻工藝。
[0009]在該方法中，所述氣隙的至少一部分與所述第二導(dǎo)線間隔開(kāi)。
[0010]在該方法中，所述氣隙的寬度在所述氣隙的上邊界下方增加。
[0011]根據(jù)本發(fā)明的另一方面，提供了一種形成集成電路結(jié)構(gòu)的方法，所述方法包括:在第一介電層中形成第一導(dǎo)電元件和第二導(dǎo)電元件，所述第一導(dǎo)電元件的第一寬度大于所述第二導(dǎo)電元件的第二寬度；在所述第一導(dǎo)電元件和所述第二導(dǎo)電元件上方形成第二介電層；以及形成穿過(guò)所述第二介電層接觸所述第一導(dǎo)電元件的通孔，具有所述第二寬度的所述第二導(dǎo)電元件整體被所述第二介電層覆蓋。
[0012]在該方法中，所述第一寬度為所述第二寬度的1.03倍至3倍。
[0013]該方法還包括:與所述第二導(dǎo)電元件相鄰地形成氣隙。
[0014]在該方法中，形成所述氣隙包括干蝕刻工藝、濕蝕刻工藝或汽相蝕刻工藝。
[0015]在該方法中，所述氣隙具有錐形側(cè)壁，使得所述氣隙的側(cè)壁遠(yuǎn)離所述第二導(dǎo)電元件延伸。
[0016]在該方法中，所述氣隙包括擴(kuò)展區(qū)域，其寬度大于所述氣隙的開(kāi)口。
[0017]根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體器件，包括:襯底，其上具有第一介電層；多條寬導(dǎo)線，位于所述第一介電層中；窄導(dǎo)線，位于所述第一介電層中；第二介電層，覆蓋所述第一介電層；以及通孔，延伸穿過(guò)所述第二介電層到達(dá)所述多條寬導(dǎo)線中的對(duì)應(yīng)導(dǎo)線，所述窄導(dǎo)線被所述第二介電層覆蓋。
[0018]在該半導(dǎo)體器件中，所述窄導(dǎo)線夾置在所述多條寬導(dǎo)線中的第一寬導(dǎo)線和第二寬導(dǎo)線之間。
[0019]該半導(dǎo)體器件還包括:位于所述窄導(dǎo)線的相對(duì)側(cè)的氣隙。
[0020]在該半導(dǎo)體器件中，所述氣隙具有錐形側(cè)壁，所述第一介電層的一部分夾置在每個(gè)氣隙的一部分和所述窄導(dǎo)線之間。
[0021 ] 在該半導(dǎo)體器件中，每個(gè)氣隙均在所述第一介電層的上表面處具有第一寬度以及在所述第一介電層的上表面下方的第一距離處具有第二寬度，所述第二寬度大于所述第一寬度。
[0022]在該半導(dǎo)體器件中，所述氣隙的側(cè)壁包括所述窄導(dǎo)線的側(cè)壁。
[0023]在該半導(dǎo)體器件中，所述多條寬導(dǎo)線的寬度為所述窄導(dǎo)線的1.03倍至3倍。
【附圖說(shuō)明】
[0024]為了更好地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在，將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中:
[0025]圖1至圖6示出了根據(jù)實(shí)施例的半導(dǎo)體器件的制造的各個(gè)中間階段；
[0026]圖7至圖10示出了根據(jù)實(shí)施例的另一半導(dǎo)體器件的制造的各個(gè)中間階段；
[0027]圖1lA和圖1lB是實(shí)施例的平面圖；以及
[0028]圖12是示出根據(jù)實(shí)施例的形成半導(dǎo)體器件的方法的流程圖。
【具體實(shí)施方式】
[0029]以下詳細(xì)討論所公開(kāi)的實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種特定環(huán)境下實(shí)現(xiàn)的可應(yīng)用的發(fā)明概念。所討論的具體實(shí)施例僅僅是制造和使用本發(fā)明的特定方式，并不用于限制本發(fā)明。
[0030]提供了用于在集成電路的金屬化層中形成金屬部件的方法。示出了制造本發(fā)明實(shí)施例的中間階段。在各個(gè)示圖和所示的實(shí)施例中，類(lèi)似的參考標(biāo)號(hào)用于表示類(lèi)似(或相同)的元件。
[0031]如以下更詳細(xì)討論的，導(dǎo)線被形成為具有不同的寬度。在期望覆蓋通孔的地方使用較寬的導(dǎo)線。較寬的導(dǎo)線減少了電子迀移并幫助減少或防止空隙形成。在省略覆蓋通孔的地方使用較窄的導(dǎo)線。此外，在其他實(shí)施例中，會(huì)與較窄的導(dǎo)線相鄰地形成空隙，從而在導(dǎo)線之間提供附加絕緣。
[0032]圖1至圖6示出了根據(jù)實(shí)施例的形成半導(dǎo)體器件的方法的各個(gè)中間階段。首先參照?qǐng)D1，示出了襯底102具有形成在其上的電路(統(tǒng)一由電路104示出)。襯底102可包括例如摻雜或非摻雜的體硅或者絕緣體上半導(dǎo)體(SOI)襯底的有源層。通常，SOI襯底包括形成在絕緣層上的半導(dǎo)體材料層(諸如硅)。例如，絕緣層可以為隱埋氧化物(BOX)層或氧化硅層。絕緣層設(shè)置在襯底(其通常為硅或玻璃襯底)上。還可以使用諸如多層或梯度襯底的其他襯底。
[0033]形成在襯底102上的電路104可以為適合于特定應(yīng)用的任何類(lèi)型的電路。例如，電路104可包括各種N型金屬氧化物半導(dǎo)體(NMOS)和/或P型金屬氧化物半導(dǎo)體(PMOS)器件，諸如晶體管、電容器、電阻器、光電二極管、熔絲等，它們被互連以執(zhí)行一種或多種功能。功能可包括存儲(chǔ)結(jié)構(gòu)、處理結(jié)構(gòu)、傳感器、放大器、功率分配、輸入/輸出電路等。本領(lǐng)域技術(shù)人員應(yīng)該理解，僅為了說(shuō)明的目的而提供上述實(shí)例以進(jìn)一步解釋本發(fā)明的應(yīng)用，并不以任何方式來(lái)限制本發(fā)明?？梢葬槍?duì)給定的應(yīng)用適當(dāng)?shù)厥褂闷渌娐贰?br>[0034]此外，圖1還示出了第一介電層106，諸如層間介電(ILD)層。通過(guò)本領(lǐng)域已知的任何適當(dāng)方法(諸如旋涂、化學(xué)汽相沉積(CVD)和等離子體增強(qiáng)CVD(PECVD))，第一介電層106可以例如由低K介電材料形成，諸如摻磷硅玻璃(PSG)、摻硼磷硅玻璃(BPSG)、氟化硅玻璃(FSG)、S1xCy、旋涂玻璃、旋涂聚合物、碳化硅材料、它們的化合物、它們的組合物、它們的組合等。應(yīng)該注意，第一介電層106可包括多個(gè)介電層。
[0035]穿過(guò)第一介電層106形成接觸件108以提供與電路104的電接觸。例如可以通過(guò)使用光刻技術(shù)來(lái)形成接觸件108，以在第一介電層106上沉積和圖案化光刻膠材料，從而露出第一介電層106的將變成接觸件108的部分。諸如各向異性干蝕刻工藝的蝕刻工藝可用于在第一介電層106中創(chuàng)建開(kāi)口。開(kāi)口可以加襯有擴(kuò)散阻擋層和/或粘合層(未示出)，并且填充有導(dǎo)電材料。擴(kuò)散阻擋層包括TaN、Ta、TiN, T1、Coff等的一層或多層，并且導(dǎo)電材料包括銅、鎢、鋁、銀和它們的組合等，從而形成圖1所示的接觸件108。
[0036]諸如金屬間介電(IMD)層的第二介電層110形成在第一介電層106上方。通常，ILD和MD層(諸如第一介電層106和第二介電層110)以及相關(guān)聯(lián)的金屬化層用于將電路互連并且提供外部電連接。第二介電層110可由低K介電材料形成，諸如通過(guò)PECVD技術(shù)或高密度等離子體化學(xué)汽相沉積(HDPCVD)等所形成的FSG，并且可以包括中間蝕刻停止層。ILD層和/或MD層可由低K介電材料(介電常數(shù)小于二氧化硅)、超低k介電材料(介電常數(shù)小于約2.9)或者甚至極低k介電材料(介電常數(shù)小于約2.5)等形成。
[0037]還應(yīng)該注意，一個(gè)或多個(gè)蝕刻停止層(未示出)