晶片封裝體及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于一種晶片封裝體及其制造方法，特別為有關(guān)于以晶圓級封裝制程所形成的晶片封裝體。
【背景技術(shù)】
[0002]晶片封裝制程是形成電子產(chǎn)品過程中的重要步驟。晶片封裝體除了將晶片保護(hù)于其中，使免受外界環(huán)境污染外，還提供晶片內(nèi)部電子元件與外界的電性連接通路。
[0003]制作晶片封裝體的過程包括將晶圓基底切割為多個晶片之后，將晶片放置于尺寸大于晶片的導(dǎo)線架(lead frame)上，接著通過金焊線將晶片上的導(dǎo)電墊電性連接至導(dǎo)線架的接合墊，以形成晶片的外部電性連接的路徑。
[0004]然而，由于使用金焊線及導(dǎo)線架作為外部電性連接的路徑，成本較高，且使得晶片封裝體的整體尺寸增加，因此難以進(jìn)一步縮小晶片封裝體的尺寸。
[0005]因此，有必要尋求一種新穎的晶片封裝體及其制造方法，其能夠解決或改善上述的問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明實施例提供一種晶片封裝體，包括:一第一基底，其中多個第一導(dǎo)電墊設(shè)置于第一基底的一第一側(cè)上；一第二基底，貼附于相對于第一基底的第一側(cè)的一第二側(cè)上，其中第二基底具有一微電子元件，且具有對應(yīng)第一導(dǎo)電墊的多個第二導(dǎo)電墊，所述第二導(dǎo)電墊設(shè)置于第二基底的一第一側(cè)上，且位于第一基底與第二基底之間；一重布線層，設(shè)置于相對于第二基底的第一側(cè)的一第二側(cè)上，且穿過第二基底、第二導(dǎo)電墊及第一基底而延伸至第一導(dǎo)電墊內(nèi)，以與第一導(dǎo)電墊及第二導(dǎo)電墊電性連接。
[0007]本發(fā)明實施例提供一種晶片封裝體的制造方法，包括:提供一第一基底，其中多個第一導(dǎo)電墊設(shè)置于第一基底的一第一側(cè)上；將一第二基底貼附于相對于第一基底的第一側(cè)的一第二側(cè)上，其中第二基底具有一微電子元件，且具有對應(yīng)第一導(dǎo)電墊的多個第二導(dǎo)電墊，所述第二導(dǎo)電墊設(shè)置于第二基底的一第一側(cè)上，且位于第一基底與第二基底之間；在相對于第二基底的第一側(cè)的一第二側(cè)上形成一重布線層，其中重布線層穿過第二基底、第二導(dǎo)電墊及第一基底而延伸至第一導(dǎo)電墊內(nèi)，以與第一導(dǎo)電墊及第二導(dǎo)電墊電性連接。
[0008]本發(fā)明通過重布線層進(jìn)行電性連接而不需使用焊線，縮小了晶片封裝體的尺寸，降低了成本。
【附圖說明】
[0009]圖1A至IG繪示出根據(jù)本發(fā)明一實施例的晶片封裝體的制造方法的剖面示意圖。
[0010]圖2A至2G繪示出根據(jù)本發(fā)明另一實施例的晶片封裝體的制造方法的剖面示意圖。
[0011]其中，附圖中符號的簡單說明如下:
[0012]100,600:第一基底；100a、300a、600a:第一側(cè)；100b,300b,600b:第二側(cè)；120、320,620:介電層;140、340、640:導(dǎo)電墊;180、380、420、465、680:開口 ；200:第三基底；220:第一層；250、650:光學(xué)部件；260:第二層/圍堰；265:空腔；280:蓋板；300:第二基底；360:粘著層；310:電子元件區(qū);400、460:絕緣層；440:重布線層；480:導(dǎo)電結(jié)構(gòu)；500、700:晶片封裝體；SC:切割道。
【具體實施方式】
[0013]以下將詳細(xì)說明本發(fā)明實施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以多種特定形式實施。文中所舉例討論的特定實施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實施例中可能使用重復(fù)的標(biāo)號或標(biāo)示。這些重復(fù)僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及/或結(jié)構(gòu)之間具有任何關(guān)連性。再者，當(dāng)述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。
[0014]本發(fā)明一實施例的晶片封裝體可用以封裝微機電系統(tǒng)晶片。然其應(yīng)用不限于此，例如在本發(fā)明的晶片封裝體的實施例中，其可應(yīng)用于各種包含有源元件或無源元件(active or passive elements)、數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關(guān)于光電元件(optoelectronic devices)、微機電系統(tǒng)(Micro Electro Mechanical System ;MEMS)、微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package ；WSP)制程對影像感測裝置、發(fā)光二極管(light-emitting d1des ;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(microactuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(processsensors)或噴墨頭(ink printer heads)等半導(dǎo)體晶片進(jìn)行封裝。
[0015]其中上述晶圓級封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導(dǎo)體晶片重新分布在一承載晶圓上，再進(jìn)行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(mult1-layerintegrated circuit devices)的晶片封裝體。
[0016]請參照圖1G，其繪示出根據(jù)本發(fā)明一實施例的晶片封裝體500的剖面示意圖。在本實施例中，晶片封裝體500包括一第一基底100、一第二基底300及一重布線層440。第一基底100具有一第一側(cè)10a及與其相對的一第二側(cè)100b。在本實施例中，第一基底100可由空白晶圓(raw wafer)所構(gòu)成，且不具有任何有源、無源元件或微電子元件。
[0017]第二基底300貼附于第一基底100的第二側(cè)10b上，且具有一微電子元件(未繪示)位于一電子元件區(qū)310內(nèi)。在一實施例中，微電子元件可為數(shù)字信號處理(digitalsignal processor，DSP)元件或其他適合的微電子元件。
[0018]第二基底300具有一第一側(cè)300a及與其相對的一第二側(cè)300b，且具有一介電層320及位于介電層320內(nèi)的多個第二導(dǎo)電墊340，設(shè)置于第二基底300的第一側(cè)300a上，且位于第一基底100與第二基底300之間。在本實施例中，第二基底300具有多個開口 380 (繪示于圖1E及IF)，對應(yīng)于每一第二導(dǎo)電墊340。在一實施例中，第二基底300為一半導(dǎo)體晶圓(例如，硅晶圓)，以利于進(jìn)行晶圓級封裝制程。在另一實施例中，第二基底300為一半導(dǎo)體晶片。在一實施例中，第二導(dǎo)電墊340可為單層導(dǎo)電層或具有多層的導(dǎo)電層結(jié)構(gòu)，且通過內(nèi)連線結(jié)構(gòu)(未繪示)而與電子元件區(qū)310內(nèi)的微電子元件電性連接。
[0019]—粘著層360設(shè)置于第一基底100與第二基底300的介電層320之間，以將第二基底300貼附于第一基底100。在一實施例中，粘著層360可包括環(huán)氧樹脂、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂、苯環(huán)丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
[0020]一絕緣層400設(shè)置于第二基底300的第二側(cè)300b上，且填入第二基底300的開口380 (繪示于第IE及IF圖)內(nèi)。在一實施例中，絕緣層400可包括環(huán)氧樹脂、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂、苯環(huán)丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
[0021]一第三基底200貼附于第一基底100的第一側(cè)10a上，且具有一光學(xué)部件250設(shè)置于其上。在一實施例中，第三基底200包括一背照式(back side illuminat1n, BSI)互補型金屬氧化物半導(dǎo)體影像感測(complementary metal oxide semiconductor imagesensor, CIS)裝置(未繪示)。在一實施例中，第三基底200為一半導(dǎo)體晶圓(例如，硅晶圓)，以利于進(jìn)行晶圓級封裝制程。在另一實施例中，第三基底200為一半導(dǎo)體晶片。在一實施例中，光學(xué)部件250可為用于影像感測裝置的微透鏡陣列或其他適合的光學(xué)部件。
[0