半導體裝置和用于制造半導體裝置的方法
【技術領域】
[0001] 本發(fā)明涉及半導體裝置和用于制造半導體裝置的方法。
【背景技術】
[0002] 功率MOSFET(金屬氧化物半導體場效應晶體管）是半導體裝置的例子，所述半導 體裝置被用于切換功率源或能量源、逆變器裝置或諸如此類。例如這些MOSFET被構成用于 在低歐姆負載的情況下切換（schalten)高電壓，使得存在非常小的開關損耗和線路損耗 和從而低的面積特定的（flachenspezifisch)接通電阻（Ein-Widerstand)Rm*A，其中，A表 示對于功率MOSFET所需的面積。同時在功率MOSFET中在關斷狀態(tài)下應該存在高的擊穿電 壓。根據(jù)電壓等級，功率MOSFET在關斷狀態(tài)下經(jīng)受幾十至幾百伏、例如300至800伏的漏 極-源極電壓VDS。此外，功率MOSFET應該引導非常高的電流，這種電流在低電壓降VDS下 在約10至20V的柵極-源極電壓時可能為直至數(shù)百安培。
[0003] 為滿足對小Rm*A和高擊穿電壓的日益增長的要求，值得期望的是開發(fā)半導體裝 置的新方案，例如垂直半導體裝置。這種半導體裝置的例子在〇.HSberlen和M.Rub的 IP. COM出版物號IPC0M000010537D(2003年1月23日）"Trench DMOS filr Kompensation sbauelemente" (http://ip. com/IPCQM/000010537)中可找到。
【發(fā)明內容】
[0004] 本發(fā)明的任務因此是，說明分別滿足上述要求的半導體裝置和用于制造半導體裝 置的方法。
[0005] 該任務依據(jù)本發(fā)明通過獨立權利要求的主題解決。有利的改進方案包含在從屬權 利要求內。
[0006] 專業(yè)人員在閱讀后面的詳細說明和觀察附圖之后將識別出附加的特征和優(yōu)點。
【附圖說明】
[0007] 附圖被附上以便提供對本發(fā)明實施例的進一步理解，并且它們包含在本公開中并 形成本公開的一部分。附圖圖解本發(fā)明的實施例并與說明書共同用于闡述原理。本發(fā)明的 其他實施例和大量所述預期的優(yōu)點立即得到贊賞，因為在指明后面的詳細說明下能更好地 對其進行理解。附圖的元件相對彼此不必是按比例的。相同的附圖標記說明相應類似的部 分。
[0008] 圖1A至1D示出依據(jù)一種實施方式的半導體裝置的不同截面圖；
[0009] 圖2A至2D示出半導體裝置的另一構型的截面圖；
[0010] 圖3A至3D示出半導體裝置的另一實施方式的截面圖；
[0011] 圖4A至41示出依據(jù)一個實施例在制造半導體裝置時半導體襯底的截面圖；和
[0012] 圖5示出依據(jù)一種實施方式用于圖解用于制造半導體裝置的方法的流程圖。
【具體實施方式】
[0013] 在后面的詳細說明中參照附圖，所述附圖形成本公開的一部分并且在所述附圖中 為了圖解目的示出其中可以實施本發(fā)明的特定實施例。在此方面，方向術語如"在上面"、 "在下面"、"在前面"、"在后面"、"向前"、"向后"等在指向剛好說明的圖的取向下被使用。因 為本發(fā)明的實施例的組件可以在多個不同的取向上被定位，所以方向術語為了圖解目的并 且決不以限制方式被使用?？梢岳斫獾氖?，可以考慮其他實施例并進行結構上或邏輯上的 變化，而不偏離本發(fā)明的范圍。下面的詳細說明因此不應在局限性的意義上來理解，并且本 發(fā)明的范圍通過所附的權利要求確定。
[0014] 在隨后的說明中使用的概念"襯底"或"半導體襯底"包括每種以半導體為基礎的、 具有半導體表面的結構。襯底和結構應這樣理解，即它們包括硅、絕緣體上硅（SOI)、藍寶 石上娃（SOS)、摻雜的和不摻雜的半導體、通過基本或基礎半導體分層支承的娃外延層和其 他半導體結構。例如，"襯底"或"半導體襯底"可以是單晶材料。半導體無需以硅為基礎。 半導體同樣可以是碳化硅、硅-鍺、鍺、氮化鎵或砷化鎵。在本公開的上下文中，概念"半導 體襯底"特別是包括以下構造，所述構造當向單結晶（ein-kristal1ine)半導體層中蝕刻溝 槽時得出，所述溝槽隨后用半導體材料填充。
[0015]在本公開中參照經(jīng)摻雜的部分，諸如第一或第二導電型的經(jīng)摻雜的部分。正如可 清楚地理解的那樣，概念"第一"和"第二"導電型可以涉及n或p摻雜的半導體部分或反 之亦然。這些部分可以通過通常已知的摻雜方法借助摻雜物、諸如作為用于硅材料的n摻 雜物的As、P、S、Sb來形成。用于硅材料的p摻雜物的例子包括B、A1或In。
[0016] 在本說明書中，在某些處描述電流路徑。該電流路徑說明可以沿其發(fā)生電流流動 的通路，而與電流流動的實際方向無關。
[0017] 其中所使用的表述"耦合"和/或"電耦合"不需要直接的耦合，而是允許在"耦合" 或"電耦合"的元件之間的元件。"電連接"表述應該說明在相互電連接的元件之間的低歐 姆電連接。
[0018] 在說明書中描述例如可以作為單裝置運行的半導體裝置。但也可將它與其他組 件、例如邏輯組件集成用于構造集成電路。
[0019] 圖1A示出依據(jù)一種實施方式的半導體裝置的截面圖。圖1A中所示的截面圖容納 在如例如在圖1B中所圖解的III與III'之間。圖1A中所示的半導體裝置包括半導體襯 底150。半導體襯底150包含第一導電型的第一區(qū)域120和第一導電型的主體區(qū)域220。在 此，主體區(qū)域220分別布置在區(qū)域120的朝向半導體襯底150的第一表面110的側上并與 該區(qū)域120鄰接。半導體裝置此外包括大量布置在襯底150的第一表面110中的漂移區(qū)帶 (Driftzonengebieten)260。漂移區(qū)帶260在具有垂直于第一表面110的分量的第一方向 上延伸。例如漂移區(qū)帶260垂直于第一表面110延伸。依據(jù)一種解釋，半導體襯底150因 此包含橋形接片（Stege) 125和大量布置在橋形接片之間的漂移區(qū)帶260。橋形接片125分 別包含第一導電型的第一區(qū)域120和主體區(qū)域220。
[0020] 主體區(qū)域220與第一區(qū)域120重疊。也就是說，主體區(qū)域220在水平方向上這樣 定位，使得主體區(qū)域220和第一區(qū)域垂直地相疊，因此垂直于襯底表面伸展的線與兩個區(qū) 域相交（schneiden)。依據(jù)一種構型，主體區(qū)域220和第一區(qū)域120在其界面處可以完全重 疊或盡可能完全重疊。如果這些區(qū)域完全重疊，那么主體區(qū)域220在界面處其水平擴張的 多于99至100%處于第一區(qū)域之上。在盡可能完全重疊的情況下，主體區(qū)域220在界面處 其水平擴張的超過約85至99%處于第一區(qū)域之上，也就是說，主體區(qū)域220可以相對于第 一區(qū)域水平偏移約1至15%。區(qū)域可以隨著與界面間距增加而逐漸變細或加寬。重疊的上 述定義分別涉及界面處的重疊。概念"水平錯開地"在本說明書的上下文中意味著，重疊是 最小的，例如小于界面的5%，并且水平重疊主要通過由制造造成的波動引起。
[0021] 漂移區(qū)帶260包含第二導電型的單結晶或外延生長的半導體材料425。在此，第 二導電型與第一導電型不同。例如，第一導電型可以是P型導電的，而第二導電型可以是n 型導電的。半導體材料425形成功率MOSFET的漂移區(qū)。依據(jù)一種實施方式，第一區(qū)域120 和與第一區(qū)域120重疊的主體區(qū)域220以及漂移區(qū)帶可以通過在半導體襯底中形成漂移區(qū) 溝槽420和不同地摻雜半導體襯底來形成。例如，漂移區(qū)帶260可以通過向漂移區(qū)溝槽420 中引入單結晶半導體材料425形成。在相應地制造漂移區(qū)帶260時，這些漂移區(qū)帶具有帶 有例如大約直線走向的側壁的相應橫截面?？商鎿Q地，側壁也可以彎曲。該側壁例如可以 對應于可以通過蝕刻過程限定的側壁。第一導電型的第一區(qū)域120和由第二導電型的半導 體材料組成的漂移區(qū)帶260彼此交替地布置并且形成超結（Super-junction)結構。
[0022] 半導體裝置此外包含與主體區(qū)域220相鄰地布置的柵極電極。柵極電極215如圖 1A中所示