截面圖。半導(dǎo)體結(jié)構(gòu)襯底12、位于襯底12之上的第一掩埋氧化物層14、位于第一掩埋氧化物層14之上的第一晶體管層16、位于第一晶體管層16之上的第二掩埋氧化物層18、位于第二掩埋氧化物層18之上的第二晶體管層20和位于第二晶體管層20之上的后段制程(“BE0L”)層22。第一晶體管層16包括多個(gè)部件，諸如晶體管的源極區(qū)、漏極區(qū)和柵極區(qū)、ILDO氧化物、氮化物間隔件和金屬材料。第一晶體管層16的頂面是圖案化的表面24，圖案化的表面24包括布置成預(yù)定圖案的ILDO氧化物、氮化物間隔件材料、柵極材料和金屬材料。
[0032]以在圖案化的表面24和第二掩埋氧化物層18之間不需要粘合/緩沖區(qū)的情況下允許將第二掩埋氧化物層18接合至圖案化的表面24的方式來(lái)布置圖案化的表面24。通過(guò)適當(dāng)?shù)脑O(shè)計(jì)和控制第一器件層16的頂面上的柵極材料、MO金屬材料和ILDO氧化物的圖案密度，可以使掩埋氧化物和第一器件層的頂面24之間的原子鍵合足夠強(qiáng)而無(wú)需在第一器件層的頂部上沉積額外的毯狀粘合/緩沖層以增強(qiáng)接合表面。因?yàn)榭梢圆恍枰练e粘合/緩沖層，所以適當(dāng)布置的圖案化的表面可以簡(jiǎn)化接合工藝。此外，由于不增加粘合/緩沖氧化物層的厚度，可以減小從Ml到第一柵極和從Ml至第一 MO蝕刻并填充的接觸孔的深度，從而降低了工藝難度。
[0033]因?yàn)檠诼裱趸锖偷谝?ILDO氧化物是均質(zhì)材料(氧化物基)并且這兩種材料之間的原子鍵合較強(qiáng)，所以可以實(shí)現(xiàn)第二掩埋氧化物與圖案化表面的接合。另一方面，掩埋氧化物和第一柵極金屬和MO金屬是非均質(zhì)材料(絕緣體與導(dǎo)體，諸如氧化物與金屬)，并且這兩種材料之間的原子鍵合將并不強(qiáng)。此外，典型的金屬柵極CMP和MOCMP將停止在ILDO氧化物的表面處，并且可以在柵極和MO金屬區(qū)中產(chǎn)生蝶形效應(yīng)。它也可以降低掩埋氧化物和第一柵極以及MO之間的接合強(qiáng)度。
[0034]因此，在不需要粘合層的情況下，應(yīng)當(dāng)將ILDO氧化物區(qū)(絕緣區(qū))、柵極區(qū)(I型導(dǎo)電區(qū))和MO金屬區(qū)(II型導(dǎo)電區(qū))的圖案密度布置為確保足夠的接合強(qiáng)度。在示出的實(shí)例中，柵極區(qū)的圖案密度小于28 %，而MO區(qū)的圖案密度小于29 %?？蛇x地，ILDO氧化物區(qū)的圖案密度可以大于40%。滿(mǎn)足這些圖案密度比率應(yīng)該允許兩個(gè)晶體管層的接合而無(wú)需粘合/緩沖區(qū)。
[0035]此外，對(duì)于第一晶體管層級(jí)而言，使用第一高k或非高k柵極堆疊件也可以增強(qiáng)接合界面處的原子鍵合。這種配置可以導(dǎo)致接合界面中的ILDO氧化物的比率增大并且增強(qiáng)接合界面之間的原子鍵合。
[0036]圖2是示出用于產(chǎn)生具有兩個(gè)半導(dǎo)體器件(或晶體管)層的多層半導(dǎo)體結(jié)構(gòu)的示例方法的工藝流程圖。在操作100中，提供用于第一層的具有第一溝道材料的第一絕緣體上半導(dǎo)體(SOI)晶圓。可選地，在操作100中，可以提供具有接合掩埋氧化物和第一溝道材料的襯底。
[0037]在操作102，制造第一晶體管層?？梢允褂冒ü饪獭⑽g刻、清潔、化學(xué)機(jī)械拋光/平坦化(“CMP”)、薄膜沉積、熱處理(例如，摻雜、活化/表面、鈍化/材料固化)、外延和材料填充等的合適的工藝制造第一晶體管層。例如，光刻工藝可以包括形成光刻膠層(抗蝕劑)、將光刻膠曝光成于圖案、實(shí)施曝光后烘烤工藝以及顯影光刻膠以形成掩蔽元件。然后掩蔽元件可以用于蝕刻工藝。可以使用反應(yīng)離子蝕刻(RIE)和/或其他合適的工藝來(lái)實(shí)施蝕刻。第一層級(jí)的制造包括設(shè)計(jì)層，從而使得ILDO氧化物區(qū)的圖案密度大于40%?？蛇x地，第一層級(jí)的制造包括設(shè)計(jì)層，從而使得柵極區(qū)的圖案密度小于28%，并且MO區(qū)的圖案密度小于29%。
[0038]在制造第一半導(dǎo)體層上的器件之后，提供第二半導(dǎo)體襯底并且將第二半導(dǎo)體襯底接合至第一半導(dǎo)體器件層的圖案化的頂面(操作104)。第二半導(dǎo)體襯底包括絕緣體上半導(dǎo)體(SOI)襯底。SOI襯底的絕緣體的底面接合至第一半導(dǎo)體層的頂面。在一些實(shí)施例中，對(duì)絕緣體的接合表面和第一半導(dǎo)體層的圖案化的表面進(jìn)行處理以清潔、去除多余的微粒，并使表面疏水或親水。在處理表面之后，使含有第一半導(dǎo)體層的晶圓和含有SOI襯底的晶圓對(duì)準(zhǔn)。在對(duì)準(zhǔn)之后，通過(guò)接觸或沖壓工藝可以使層接合。范德華力將第二半導(dǎo)體層的底部和第一半導(dǎo)體層的頂部之間的界面的原子鍵合在一起(這個(gè)工藝可以涉及一些等離子體增強(qiáng)技術(shù))。也可以應(yīng)用熱工藝以增強(qiáng)界面處的原子的鍵合?？梢詫?duì)生成的半導(dǎo)體結(jié)構(gòu)應(yīng)用平坦化工藝或CMP工藝以將第二半導(dǎo)體層的厚度降低至需要的厚度(例如，5nm至20nm，第二器件的溝道厚度)。
[0039]在接合之后，在第二半導(dǎo)體襯底上制造第二半導(dǎo)體層(操作106)?？梢允褂冒ü饪?、蝕刻、清潔、化學(xué)機(jī)械拋光/平坦化(“CMP”)、薄膜沉積、熱處理、外延和材料填充等的多種合適的工藝制造第二半導(dǎo)體層。
[0040]第二半導(dǎo)體襯底具有絕緣體上半導(dǎo)體(“SOI”)結(jié)構(gòu)，絕緣體上半導(dǎo)體(“SOI”)結(jié)構(gòu)包括掩埋氧化物和第二溝道材料。掩埋氧化物用作半導(dǎo)體溝道材料下面的電絕緣體。掩埋氧化物可以由諸如Si02、Hf0、Al203或其他合適的氧化物材料形成。電絕緣體用以使第二半導(dǎo)體襯底中的第二溝道材料與形成在第一半導(dǎo)體器件層上的器件絕緣。
[0041]第二溝道材料可以由諸如S1、SiGe、GaAs等的材料形成。第二溝道材料可以與第一半導(dǎo)體器件層中使用的半導(dǎo)體溝道材料相同或不同。這可以允許利用第一半導(dǎo)體襯底的溝道材料選擇性地構(gòu)建特定的半導(dǎo)體器件并且利用第二半導(dǎo)體襯底的溝道材料選擇性地構(gòu)建其他半導(dǎo)體器件。例如，第一半導(dǎo)體襯底的溝道材料可以是Ge并且用于制造PMOS器件，而第二半導(dǎo)體襯底的溝道材料可以是GaAs并且用于制造NMOS器件以提高NMOS和PMOS晶體管的性能。
[0042]在制造第二半導(dǎo)體器件層之后，可以完成半導(dǎo)體結(jié)構(gòu)(操作108)。完成包括后段制程(BEOL)操作，其中單獨(dú)的器件通過(guò)多層半導(dǎo)體結(jié)構(gòu)上的布線互連。BEOL可以包括制造接觸件、絕緣層(電介質(zhì))、金屬層級(jí)和用于芯片至封裝件連接的接合位點(diǎn)。
[0043]圖3是示出用于產(chǎn)生具有兩個(gè)半導(dǎo)體器件層的多層半導(dǎo)體結(jié)構(gòu)的另一個(gè)示例方法的工藝流程圖。這一示例方法包括在襯底上提供SOI晶圓或接合掩埋氧化物和第一溝道材料(操作100)，制造具有暴露的圖案化的頂面的第一半導(dǎo)體層(操作102)，將SOI襯底(或接合掩埋氧化物和溝道材料)的底部絕緣體表面接合至第一半導(dǎo)體層的頂部圖案化表面(操作104)，在SOI襯底上制造第二器件層(操作106)和完成具有布線和金屬化層的半導(dǎo)體結(jié)構(gòu)(操作108)。圖3的示例方法類(lèi)似于圖2的示例方法，但是提供了關(guān)于可如何制造第一半導(dǎo)體層的具體實(shí)例。
[0044]具體地，在這個(gè)實(shí)例中，在第一半導(dǎo)體器件層中制造器件包括氧化(“0D”)模組工藝(操作110)、柵極模組工藝(操作112)、源極/漏極模組工藝(操作114)、去除多晶硅柵極模組工藝(操作116)和中段制程(“ME0L”)模組工藝(操作118)。
[0045]圖6A示出了示例SOI晶圓200的等距視圖，可以根據(jù)圖3中描述的方法使用SOI晶圓200來(lái)制造多層半導(dǎo)體結(jié)構(gòu)。圖6B提供了從圖6A的剖切線I截取的半導(dǎo)體結(jié)構(gòu)的截面圖。SOI晶圓200包括硅襯底202和掩埋氧化物層204以及位于掩埋氧化物層204之上的第一溝道材料206。第一溝道材料可以包括具有N阱注入的Ge。掩埋氧化物層204可以由諸如S12、HfO2、Al2O3或其他合適的氧化物材料的材料形成。
[0046]再次參考圖3，OD模組工藝(操作110)可以包括隔離氧化物沉積和平坦化、光刻和蝕刻操作(操作120)以及擴(kuò)散/離子注入操作(操作122)(諸如P阱或N阱注入、P+注入和N+注入)的多次重復(fù)。
[0047]圖7A示出了完成OD模組工藝(圖3的操作110)之后的半導(dǎo)體結(jié)構(gòu)的等距視圖。圖7B提供了從圖7A的剖切線I截取的半導(dǎo)體結(jié)構(gòu)的截面圖。示出了位于掩埋氧化物層204之上的用于PMOS晶體管的OD鰭206，掩埋氧化物層204又位于襯底202之上。
[0048]再次參考圖3，柵極模組工藝(操作112)包括諸如沉積隔離氧化物材料(操作124)、偽多晶硅沉積(操作126)、偽多晶硅光刻/蝕刻(操作128)、蝕刻隔離氧化物材料(操作130)和氮化物間隔件形成(操作132)的操作。
[004