硅埋入式數(shù)位線存取裝置及其形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種制造集成電路的領(lǐng)域，尤其是涉及用于存儲(chǔ)器，例如動(dòng)態(tài)隨機(jī)存 取存儲(chǔ)器的硅埋入式數(shù)位線存取裝置及其形成方法。
【背景技術(shù)】
[0002] 隨著半導(dǎo)體存儲(chǔ)器業(yè)界的持續(xù)縮減記憶晶胞裝置的尺寸，需要在動(dòng)態(tài)隨機(jī)存取存 儲(chǔ)器（DRAM)晶片中增加封裝密度。在過(guò)去幾代的裝置中，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器業(yè)界已經(jīng)發(fā) 展出晶胞布局的方法，可以降低存儲(chǔ)器在晶片中占據(jù)的面積。最新的設(shè)計(jì)是將位址線或數(shù) 位線埋入硅基材中，以增加其密度，然后將晶體管或是電容器做在頂部來(lái)形成垂直堆迭。這 樣的裝置也稱(chēng)為埋入式數(shù)位線（buried digit line，BDL)存取裝置。
[0003] 然而，現(xiàn)有的埋入式數(shù)位線技術(shù)仍然有些缺陷，例如埋入式數(shù)位線存取裝置有非 常高的數(shù)位線_數(shù)位線（digit line，DL-DL)耦合電容。使用電流金屬數(shù)位線圖，數(shù)位線-數(shù) 位線電容可以多達(dá)25% -30%的總數(shù)位線電容。即使總數(shù)位線電容比起其他的技術(shù)還要來(lái) 得低，高比率的數(shù)位線-數(shù)位線耦合卻造成了明顯的損失。為了要發(fā)揮功效，數(shù)位線-數(shù)位 線電容應(yīng)當(dāng)不要超過(guò)總數(shù)位線電容的20%，更好是小于總數(shù)位線電容的10%。因此，需要 提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器應(yīng)用中改良的埋入式數(shù)位線裝置，從而能夠降低總數(shù)位線電 容中的數(shù)位線-數(shù)位線耦合比率。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的在于提供一種改良的埋入式數(shù)位線裝置，從而解決現(xiàn)有技術(shù)中的上 述問(wèn)題。
[0005] 本發(fā)明去除了現(xiàn)有技術(shù)中的金屬數(shù)位線，而只靠重?fù)诫s硅的導(dǎo)電性當(dāng)作數(shù)位線。 如此，在數(shù)位線之間就空出了更多的空間，從而降低數(shù)位線-數(shù)位線電容，增進(jìn)了裝置的品 質(zhì)。
[0006] 本發(fā)明也提供了一種方法，使得空氣間隙只會(huì)形成在有硅的數(shù)位線之間，用來(lái)更 進(jìn)一步降低數(shù)位線-數(shù)位線電容。
[0007] 采用這種方法，本發(fā)明的數(shù)位線-數(shù)位線電容可以降到總數(shù)位線電容的10-15%， 而形成改進(jìn)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。此方法也經(jīng)過(guò)簡(jiǎn)化，借此來(lái)降低制造時(shí)間和成本。
【附圖說(shuō)明】
[0008] 圖1至圖3是本發(fā)明實(shí)施例的存取裝置從第一方向上觀察的一個(gè)示意性橫剖面 圖。
[0009] 圖4至圖7是本發(fā)明實(shí)施例的存取裝置的剖面示意圖，但從垂直于第一方向的第 二方向來(lái)觀察。
[0010] 其中，附圖標(biāo)記說(shuō)明如下：
[0011] 10 基材
[0012] 11硬掩膜層
[0013] 12第一溝渠
[0014] 13第一襯墊層
[0015] 14第二溝渠
[0016] 15第三溝渠
[0017] 17底切結(jié)構(gòu)
[0018] 21數(shù)位線/硅區(qū)
[0019] 24襯墊層
[0020] 25犧牲填充材料
[0021] 26空氣間隙
[0022] 31第二圖案化硬掩膜層
[0023] 32 溝渠
[0024] 33氧化層
[0025] 35金屬層/字元線
[0026] 36空氣間隙
[0027] 37氧化物材料
[0028] 40氧化物材料
[0029] 46空氣間隙
【具體實(shí)施方式】
[0030] 本發(fā)明以下的詳細(xì)描述，并參照視為本發(fā)明一部分的附圖，介紹了本發(fā)明的具體 實(shí)施例。這些實(shí)施例以足夠多的細(xì)節(jié)來(lái)描述，以使本領(lǐng)域的技術(shù)人員能夠?qū)嵤┍景l(fā)明?？?以在不脫離本發(fā)明的精神和范圍內(nèi)，利用其他的實(shí)施例和結(jié)構(gòu)、邏輯和電性變化。大多數(shù)本 發(fā)明中使用的工藝對(duì)本領(lǐng)域的技術(shù)人員是眾所周知的，所以不多加明確的描述或詳細(xì)的說(shuō) 明。
[0031] 在本發(fā)明的一個(gè)優(yōu)選實(shí)施例中，提供基材10。在此基材中，可以經(jīng)由第一工藝以定 義一個(gè)區(qū)域來(lái)實(shí)現(xiàn)下一個(gè)步驟的陣列?；?0可以是硅基材。淺溝渠隔離（STI)形成于 基材10中，以界定出本發(fā)明裝置的周邊（沒(méi)有畫(huà)出）。這些淺溝渠隔離定義一個(gè)后來(lái)形成 的數(shù)位線的區(qū)域。
[0032] 圖1至圖3是本發(fā)明存取裝置從第一方向，例如在Y軸方向上觀察的一個(gè)示意 性橫剖面圖。如圖1所示，沉積第一圖案化的硬掩膜層11來(lái)界定用于形成數(shù)位線（digit line)的溝渠的圖案。硬掩膜所界定的是間距（pitch)在40至60納米（nm)之間的特征， 以使得圖案化的特征可以以15納米?30納米的尺寸而彼此相隔開(kāi)。硬掩膜層11的材料 包括氮化硅（SiN)，但不限定于此。進(jìn)行光刻工藝，蝕刻出位于基材10中的多個(gè)第一溝渠 12。第一溝渠12的深度范圍是1600至2400埃（A)。然后，經(jīng)由例如氧化工藝或氧化工藝 后又接著氮化硅沉積的工藝，在第一溝渠12的壁上形成第一襯墊層13,但不限定于此。
[0033] 根據(jù)本發(fā)明的第一實(shí)施例中，在第一襯墊層13形成之后，進(jìn)行植入工藝D1，而 將摻質(zhì)植入第一溝渠12下面的基材10中。植入工藝可包括以大約900°C的溫度進(jìn)行大 約30分鐘的驅(qū)入（drive-in)熱工藝，但不限定于此，植入工藝一般的范圍可以包括在 700°C -1150°C的溫度范圍內(nèi)和幾秒鐘至數(shù)小時(shí)的時(shí)間范圍內(nèi)。在本發(fā)明中，優(yōu)選的摻雜劑 是擴(kuò)散砷（As)原子在基材10中，但不限定于此，磷摻雜劑可用于形成一般的N型金氧半導(dǎo) 體（n-MOS)裝置。P型金氧半導(dǎo)體裝置的情況，則可以在植入工藝中使用硼（B)摻雜劑。
[0034] 在另一個(gè)實(shí)施例中，可以在植入工藝和驅(qū)入（drive-in)熱工藝前進(jìn)行間隙壁蝕 刻工藝，而此間隙壁蝕刻工藝則暴露出位于第一溝渠12底部的娃。
[0035] 參照?qǐng)D2,在進(jìn)行過(guò)植入工藝D1之后，在基材10中形成重?fù)诫s的硅區(qū)21，而當(dāng)作 數(shù)位線。然后，第二溝渠14通過(guò)蝕刻工藝形成在每個(gè)第一溝渠12中，其中第二溝渠包括底 切結(jié)構(gòu)（undercut) 17,這樣才能有效地分隔開(kāi)數(shù)位線21。第二溝渠14的深度，在500埃至 1500埃之間的范圍內(nèi)。然后，通過(guò)另一次的蝕刻工藝第三溝渠15形成在每個(gè)第二溝渠14 中，以實(shí)現(xiàn)數(shù)位線對(duì)數(shù)位線（DL-對(duì)-DL)的分離，借此確保三個(gè)連續(xù)溝渠的總深度大于數(shù)位 線21的深度。
[0036] 根據(jù)本發(fā)明的另一實(shí)施例，連續(xù)地形成第一溝渠12和第二溝渠14。然后進(jìn)行植入 工藝，以便形成埋入式數(shù)位線21。在此實(shí)施例中，植入工藝D1優(yōu)選為氣相摻雜（⑶P)的工 藝，但不限定于此。在注入工藝后，進(jìn)行第三溝渠15的蝕刻。所有其它方法、材料、性質(zhì)和 工藝則是與優(yōu)選實(shí)施例相似。
[0037] 在另一個(gè)實(shí)施例中，第二溝渠和第三溝渠的蝕刻工藝也可以組合成單個(gè)步驟來(lái)實(shí) 現(xiàn)類(lèi)似的溝渠輪廓。因此，在第一溝渠12形成后進(jìn)行的植入工藝和驅(qū)入工藝可以使用較低 的劑量，以形成漸變的接合，而在第二溝渠14形成后進(jìn)行的植入工藝和驅(qū)入工藝則可以使 用重劑量以形成數(shù)位線的區(qū)域。所有其它方法，材料性質(zhì)和工藝是與優(yōu)選的實(shí)施例相似。
[0038] 參照?qǐng)D3,在實(shí)現(xiàn)第三溝渠15后，在第一溝渠、第二溝渠和第三溝渠的壁上均勻地 形成另一襯墊層24。形成的襯墊層24是用來(lái)防止后續(xù)沉積的溝渠填充材料中的摻質(zhì)經(jīng)由 溝渠泄漏出去。形成襯墊層24的方法包括氧化工藝或氧化物沉積工藝，而在襯墊層24形 成的工藝中可以除去第一襯墊層13,但不限定于此，而襯墊層24的寬度大約為5納米，但并 不限定于此。
[0039] 在襯墊層24沉積之后，將犧牲填充材料25共形地填入這些溝渠中。犧牲填充材 料包括多晶硅、經(jīng)過(guò)摻雜或未摻雜的非晶硅，但不限定于此。犧牲填充材料25共形填入溝 渠會(huì)使得空氣間隙26形成在第二溝渠14中，這是由于包括底切結(jié)構(gòu)17的第二溝渠14的 形狀，于是在與第一溝渠12的接合處會(huì)產(chǎn)生束口（pinch)的現(xiàn)象。
[0040] 然后犧牲填充材料25進(jìn)行平坦化工藝。平坦化工藝可包括化學(xué)機(jī)械拋光（CMP) 工藝或干蝕刻工藝，但不限定于此，并且進(jìn)行到直至犧牲填充材料25的頂表面與硬掩膜層 11的頂表面是相同水平為止。
[0041] 參照?qǐng)D4,圖4至圖7是本發(fā)明存取裝置的剖面示意圖，但是是從垂直于第一方向 的第二方向，例如X軸方向來(lái)觀察。在犧牲硅填充材料已經(jīng)填入和平坦化之后，第二圖案化 硬掩膜層31會(huì)形成在本發(fā)明的結(jié)構(gòu)上。第二圖案化硬掩膜層31界定后續(xù)所建立用于形成 本發(fā)明存取裝置的字元線的溝渠的圖案，其為多個(gè)沿著垂直于先前形成的數(shù)位線21方向 的方向所延伸的溝渠。第二圖案化硬掩膜層31的材料可以包括氮化硅的材料，但不限定于 此。根據(jù)第二圖案化硬掩膜層31的圖案進(jìn)行光刻工藝，來(lái)蝕刻出多個(gè)進(jìn)入基材10的溝渠 32,與蝕刻先前沉積的犧牲填充材料25。蝕刻溝渠32,使得溝渠32的深度總是比先前形成 的數(shù)位線21的深度還要淺。優(yōu)選地，溝渠32的深度在1000埃到1500埃的范圍中。
[0042] 然后，進(jìn)行柵極氧化工藝，以在溝渠32的側(cè)壁上形成氧化層33?？梢越?jīng)由氧化工 藝或氧化物沉積工藝來(lái)形成氧化層33,但不限定于此。
[0043] 參照?qǐng)D5。在氧化物層33形成之后，將金屬層35均勻地沉積在溝渠32中。金屬 層的材料通常包括氮化鈦（TiN)，但不限定于此。然后進(jìn)行干蝕刻工藝以蝕刻部分的金屬層 35。更精確地來(lái)說(shuō)，干蝕刻工藝蝕刻位于溝渠32底部的金屬層35部分，從而使得金屬層35 位于溝渠32壁上的部分被清楚而明確地分開(kāi)，于是它們不相互接觸，又充分地間隔開(kāi)。這 些步驟的干蝕刻工藝也會(huì)將金屬層35位于溝渠32側(cè)壁上的上部分凹陷，從而經(jīng)由將金屬 層35每一部分的頂部降至低于硬掩膜層的頂表面來(lái)調(diào)整字元線的高度。
[0044] 如圖6所示，在字元線35被分離，并使其高度凹陷到正確的高度之后，經(jīng)由高深寬 比工藝（HARP)或等離子體輔助化學(xué)氣相沉積（PECVD)等的沉積工藝沉積氧化物材料37至 溝渠32中，但不限定于此。由于在此類(lèi)沉積工藝中的方向性和字元線（即氮化鈦）金屬材 料35的本質(zhì)，而呈現(xiàn)尖銳轉(zhuǎn)角的