具有多個半導(dǎo)體器件層的半導(dǎo)體結(jié)構(gòu)的系統(tǒng)和方法
【技術(shù)領(lǐng)域】
[0001]本專利文件中描述的技術(shù)總體涉及半導(dǎo)體器件，更具體地，涉及具有多個半導(dǎo)體器件層的半導(dǎo)體結(jié)構(gòu)。
【背景技術(shù)】
[0002]集成電路(IC)可以包括一種或多種類型的半導(dǎo)體器件，諸如η溝道MOSFET ( “NM0S”)器件、P溝道MOSFET (PMOS)器件、雙極結(jié)型晶體管(“BJT”)器件、二極管器件和電容器器件等。對于半導(dǎo)體設(shè)計者而言，不同類型的器件可以呈現(xiàn)不同的設(shè)計依據(jù)。IC也可以包括具有不同電路功能的電路，諸如具有模擬功能、邏輯功能和存儲功能的1C。

【發(fā)明內(nèi)容】

[0003]根據(jù)本文中描述的教導(dǎo)，提供了具有多個半導(dǎo)體器件層的半導(dǎo)體結(jié)構(gòu)和用于制造多層級半導(dǎo)體器件結(jié)構(gòu)的方法。在一個實例中，多層半導(dǎo)體器件結(jié)構(gòu)包括第一掩埋氧化物和在第一掩埋氧化物之上制造的第一半導(dǎo)體器件層。第一半導(dǎo)體器件層包括圖案化的頂面。圖案化的頂面包括絕緣材料和導(dǎo)體材料。絕緣材料的表面圖案密度大于40%。多層半導(dǎo)體器件結(jié)構(gòu)還包括接合至第一半導(dǎo)體器件層的圖案化表面的第二掩埋氧化物和在第二掩埋氧化物之上制造的第二半導(dǎo)體器件層。
[0004]在另一個實例中，提供了一種制造多層半導(dǎo)體器件結(jié)構(gòu)的方法。該方法包括提供第一晶圓，第一晶圓包括接合至第一掩埋氧化物層的第一溝道材料，以及由第一溝道材料制造第一半導(dǎo)體器件層。第一半導(dǎo)體器件層包括圖案化的頂面。圖案化的頂面包括絕緣材料和導(dǎo)體材料。絕緣材料的表面圖案密度大于40%。該方法還包括提供第二晶圓，第二晶圓包括接合至第二掩埋氧化物層的第二溝道材料，將第二掩埋氧化物接合至第一半導(dǎo)體器件層的圖案化的表面，由第二溝道材料制造第二半導(dǎo)體器件層，以及將第一半導(dǎo)體器件層的部件與第二半導(dǎo)體器件層的部件互連。
[0005]在又一實例中，提供了一種制造多層半導(dǎo)體器件結(jié)構(gòu)的方法。該方法包括提供第一絕緣體上硅(SOI)晶圓，第一絕緣體上硅(SOI)晶圓包括接合至第一掩埋氧化物層的第一溝道材料，以及由第一溝道材料制造第一半導(dǎo)體器件層。第一半導(dǎo)體器件層包括圖案化的頂面。圖案化的頂面包括絕緣材料和導(dǎo)體材料。導(dǎo)體材料的表面圖案密度小于57%。該方法還包括提供第二 SOI晶圓，第二 SOI晶圓包括接合至第二掩埋氧化物層的第二溝道材料，將第二掩埋氧化物接合至第一半導(dǎo)體器件層的圖案化的表面，以及由第二溝道材料制造第二半導(dǎo)體器件層。
[0006]為了解決現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種多層半導(dǎo)體器件結(jié)構(gòu)，包括:第一掩埋氧化物；第一半導(dǎo)體器件層，制造在所述第一掩埋氧化物之上并且包括圖案化的頂面，所述圖案化的頂面包括絕緣材料和導(dǎo)體材料，其中，所述絕緣材料的表面圖案密度大于40% ;第二掩埋氧化物，接合至所述第一半導(dǎo)體器件層的所述圖案化的頂面；以及第二半導(dǎo)體器件層，制造在所述第二掩埋氧化物之上。
[0007]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述導(dǎo)體材料的表面圖案密度小于57%。
[0008]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一半導(dǎo)體器件層由第一類型的溝道材料制造，并且所述第二半導(dǎo)體器件層由第二類型的溝道材料制造。
[0009]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一半導(dǎo)體器件層由第一類型的溝道材料制造，并且所述第二半導(dǎo)體器件層由第二類型的溝道材料制造；其中，所述第一類型的溝道材料與所述第二類型的溝道材料不同。
[0010]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的一個上僅制造一種類型的器件，并且在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的另一個僅制造另一種類型的器件。
[0011]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的一個上僅制造一種類型的器件，并且在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的另一個僅制造另一種類型的器件；其中，所述一種類型的器件包括PMOS器件，而所述另一種類型的器件包括NMOS器件。
[0012]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一掩埋氧化物和所述第一半導(dǎo)體器件層來源于絕緣體上半導(dǎo)體(SOI)襯底。
[0013]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一掩埋氧化物和所述第一半導(dǎo)體器件層來源于絕緣體上半導(dǎo)體(SOI)襯底；其中，所述第二掩埋氧化物和所述第二半導(dǎo)體器件層來源于絕緣體上半導(dǎo)體(SOI)襯底。
[0014]根據(jù)本發(fā)明的另一個方面，提供了一種制造多層半導(dǎo)體器件結(jié)構(gòu)的方法，包括:提供第一晶圓，所述第一晶圓包括接合至第一掩埋氧化物層的第一溝道材料；由所述第一溝道材料制造第一半導(dǎo)體器件層，所述第一半導(dǎo)體器件層包括圖案化的頂面，所述圖案化的頂面包括絕緣材料和導(dǎo)體材料，其中，所述絕緣材料的表面圖案密度大于40% ;提供第二晶圓，所述第二晶圓包括接合至第二掩埋氧化物層的第二溝道材料；將所述第二掩埋氧化物接合至所述第一半導(dǎo)體器件層的所述圖案化的頂面；由所述第二溝道材料制造第二半導(dǎo)體器件層；以及將所述第一半導(dǎo)體器件層的部件與所述第二半導(dǎo)體器件層的部件互連。
[0015]在上述方法中，其中，提供所述第一晶圓包括提供第一絕緣體上硅(SOI)晶圓。
[0016]在上述方法中，其中，提供所述第一晶圓包括提供第一絕緣體上硅(SOI)晶圓；其中，提供所述第二晶圓包括提供第二 SOI晶圓。
[0017]在上述方法中，其中，所述導(dǎo)體材料的表面圖案密度小于57%。
[0018]在上述方法中，其中，所述第一溝道材料與所述第二溝道材料不同。
[0019]在上述方法中，其中，在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的一個上僅制造一種類型的器件，并且在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的另一個上僅制造另一種類型的器件。
[0020]在上述方法中，其中，在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的一個上僅制造一種類型的器件，并且在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的另一個上僅制造另一種類型的器件；其中，所述一種類型的器件包括PMOS器件，而所述另一種類型的器件包括NMOS器件。
[0021]根據(jù)本發(fā)明的又一個方面，提供了一種制造多層半導(dǎo)體器件結(jié)構(gòu)的方法，包括:提供第一絕緣體上硅(SOI)晶圓，所述第一 SOI晶圓包括接合至第一掩埋氧化物層的第一溝道材料；由所述第一溝道材料制造第一半導(dǎo)體器件層，所述第一半導(dǎo)體器件層包括圖案化的頂面，所述圖案化的頂面包括絕緣材料和導(dǎo)體材料，其中，所述導(dǎo)體材料的表面圖案密度小于57% ;提供第二 SOI晶圓，所述第二 SOI晶圓包括接合至第二掩埋氧化物層的第二溝道材料；將所述第二掩埋氧化物接合至所述第一半導(dǎo)體器件層的圖案化的頂面；以及由所述第二溝道材料制造第二半導(dǎo)體器件層。
[0022]在上述方法中，其中，所述絕緣材料的表面圖案密度大于40%。
[0023]在上述方法中，其中，所述第一溝道材料與所述第二溝道材料不同。
[0024]在上述方法中，其中，在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的一個上僅制造一種類型的器件，并且在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的另一個上僅制造另一種類型的器件。
[0025]在上述方法中，其中，在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的一個上僅制造一種類型的器件，并且在所述第一半導(dǎo)體器件層和所述第二半導(dǎo)體器件層中的另一個上僅制造另一種類型的器件；其中，所述一種類型的器件包括PMOS器件，而所述另一種類型的器件包括NMOS器件。
【附圖說明】
[0026]圖1是具有多個晶體管層的示例半導(dǎo)體結(jié)構(gòu)的截面圖。
[0027]圖2至圖5是示出用于產(chǎn)生多層半導(dǎo)體器件結(jié)構(gòu)的示例方法的工藝流程圖。
[0028]圖6至圖14是示出在制造多層半導(dǎo)體結(jié)構(gòu)期間的半導(dǎo)體結(jié)構(gòu)的示例狀態(tài)的圖。
[0029]圖15至圖17是示出用于產(chǎn)生多層半導(dǎo)體器件結(jié)構(gòu)的額外的示例方法的工藝流程圖。
[0030]圖18至圖22是示出在制造多層半導(dǎo)體結(jié)構(gòu)期間的半導(dǎo)體結(jié)構(gòu)的示例狀態(tài)的圖。
【具體實施方式】
[0031]圖1中示出的是具有多個晶體管層的示例半導(dǎo)體結(jié)構(gòu)10的