半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]所公開的發(fā)明的技術(shù)領(lǐng)域涉及使用氧化物半導(dǎo)體的半導(dǎo)體裝置。本說明書中的半導(dǎo)體裝置指示通過利用半導(dǎo)體特性來操作的所有裝置。例如，半導(dǎo)體裝置廣泛包括以下元件:例如晶體管、二極管以及晶閘管等的半導(dǎo)體元件(包括所謂的功率裝置)，例如圖像傳感器、存儲器以及轉(zhuǎn)換器等的集成電路，包括以上元件的集成電路，以及以液晶顯示裝置為代表的顯示裝置等。
【背景技術(shù)】
[0002]因為CMOS電路具有低的功率消耗并且可以高速操作以及可以高度集成，所以CMOS電路是用于半導(dǎo)體集成電路的必要部件。另一方面，近年來，根據(jù)MOS晶體管的微型化，由于漏電流(也稱作截止狀態(tài)電流、亞閾值電流等)的增加，當非操作狀態(tài)中的功率消耗(在待機期間的功率消耗，在下文中也稱作待機功率)增加時的功率消耗的增加已經(jīng)成為問題。例如，在其溝道長度微型化到大約0.1 μ m或更少的硅MOS晶體管中，當柵極與源極之間的電位設(shè)置為閾值電壓或更少時，不可以使漏極電流的值為零。
[0003]為了防止由于漏電流引起的待機功率的增加，已提出使用開關(guān)晶體管的技術(shù)(例如，參照專利文獻I)。在專利文獻I中所公開的技術(shù)如下:在電源與CMOS電路之間提供與CMOS電路相比具有小的漏電流的開關(guān)晶體管；iCM0S電路不操作時開關(guān)晶體管關(guān)閉以便待機功率降低。
[0004][參照]
專利文獻1:日本專利申請公開第H5-210976號。

【發(fā)明內(nèi)容】

[0005]在專利文獻I所公開的技術(shù)中待機功率取決于開關(guān)晶體管的漏電流。即，通過充分地降低開關(guān)晶體管的漏電流，可以充分地降低待機功率。
[0006]與此相對，需要充分的電流用于操作CMOS電路以保證CMOS電路的合適的操作。因此，在提供專利文獻I所公開的技術(shù)中的開關(guān)晶體管的情況下，為了供應(yīng)充分的電流到CMOS電路并且保證CMOS電路的操作，開關(guān)晶體管的溝道寬度需要等于或大于包括于CMOS電路中的晶體管的溝道寬度。
[0007]考慮到以上問題，用于通過使開關(guān)晶體管的溝道寬度小于包括于集成電路的晶體管的溝道寬度來抑制開關(guān)晶體管本身的漏電流的方法是不實際的。
[0008]從而在專利文獻I所公開的技術(shù)中難以使CMOS電路的待機功率大體上為零。從而存在著包括于集成電路中的每個電路的少量待機功率在包括一組多個電路等的集成電路中累積為大量待機功率的問題。
[0009]考慮到以上問題，本發(fā)明的一個目標是提供充分地減少待機功率的新的半導(dǎo)體裝置。
[0010]在所公開的發(fā)明中，使用高度純化的氧化物半導(dǎo)體形成半導(dǎo)體裝置(例如，晶體管)。使用高度純化的氧化物半導(dǎo)體形成的晶體管的漏電流極其小，以便可以充分地增加導(dǎo)通截止比。換句話說，即使當充分地保證晶體管的電流驅(qū)動能力時，晶體管的漏電流也可以保持于極其低的水平。
[0011]上述的氧化物半導(dǎo)體用于以下結(jié)構(gòu)，由此可以充分地抑制半導(dǎo)體裝置的待機功率。
[0012]例如，所公開的發(fā)明的一個實施例是一種半導(dǎo)體裝置，包括第一電源端子、第二電源端子、包括氧化物半導(dǎo)體材料的開關(guān)晶體管、以及集成電路。第一電源端子電連接到開關(guān)晶體管的源極端子和漏極端子中的一個。開關(guān)晶體管的源極端子和漏極端子中的另一個電連接到集成電路的一個端子。集成電路的另一個端子電連接到第二電源端子。
[0013]此外，所公開的發(fā)明的另一實施例是一種半導(dǎo)體裝置，包括第一電源端子、第二電源端子、包括氧化物半導(dǎo)體材料并且具有第一控制端子和第二控制端子的開關(guān)晶體管、以及集成電路。第一電源端子電連接到開關(guān)晶體管的源極端子和漏極端子中的一個。開關(guān)晶體管的源極端子和漏極端子中的另一個電連接到集成電路的一個端子。集成電路的另一個端子電連接到第二電源端子。
[0014]開關(guān)晶體管可以包括包含氧化物半導(dǎo)體材料的氧化物半導(dǎo)體層、用于將電場施加到氧化物半導(dǎo)體層的柵電極、插入在氧化物半導(dǎo)體層與柵電極之間的柵極絕緣層、以及電連接到氧化物半導(dǎo)體層的源電極和漏電極。此外，開關(guān)晶體管還可以包括用于控制開關(guān)晶體管的閾值電壓的柵電極。此處，柵電極對應(yīng)于控制端子，源電極對應(yīng)于源極端子以及漏電極對應(yīng)于漏極端子。注意，除非防止電路操作，否則每個電極不需要與每個端子相同。例如，在一些情況下，某種元件(例如布線、開關(guān)元件、電阻器、電感器、電容器、具有其他各種功能的元件)連接在電極(例如，源電極)與端子(例如，源極端子)之間。
[0015]另外，氧化物半導(dǎo)體材料可以是In-Ga-Zn-O基氧化物半導(dǎo)體材料。
[0016]此外，開關(guān)晶體管的漏電流可以是IX 10_13A或更少。
[0017]此外，集成電路可以使用除氧化物半導(dǎo)體材料以外的半導(dǎo)體材料形成。除氧化物半導(dǎo)體材料以外的半導(dǎo)體材料可以是硅。
[0018]集成電路包括CMOS電路。
[0019]注意，在本說明書中，在部件之間的物理關(guān)系的描述中，術(shù)語“上”和“下”不必分別意味著“直接地之上”和“直接地之下”。例如，“柵極絕緣層上的柵電極”的表達可以指在柵極絕緣層與柵電極之間插入另一部件的情況。此外，術(shù)語“以上的”和“以下的”只是用于解釋的方便并且除非另有規(guī)定否則它們可以互換。
[0020]在本說明書中，術(shù)語“電極”和“布線”沒有限制部件的功能。例如，“電極”可以用作“布線”的一部分，并且“布線”可以用作“電極”的一部分。此外，例如，術(shù)語“電極”和“布線”還可以意味著多個“電極”和“布線”的組合。
[0021]另外，例如，當采用具有不同的極性的晶體管或在電路操作中改變電流流動的方向時，“源極”和“漏極”的功能可以切換。因此，在本說明書中可以切換術(shù)語“源極”和“漏極”。
[0022]注意，在本說明書中，“電連接”的表達包括通過“具有任何電功能的對象”的電連接的情況。此處，對“具有任何電功能的對象”沒有特定的限制，只要該對象使能與對象連接的部件之間的電信號的發(fā)送和接收即可。
[0023]例如，在“具有任何電功能的對象”中，包括開關(guān)元件(例如晶體管)、電阻器、電感器、電容器以及具有幾個功能的其他元件、電極以及布線。
[0024]在所公開的發(fā)明中，高度純化的氧化物半導(dǎo)體用于半導(dǎo)體裝置?！案叨燃兓摹笔前ㄒ韵轮辽僖粋€的概念:從氧化物半導(dǎo)體層盡可能多地移除氧化物半導(dǎo)體中的氫；或供應(yīng)氧(其在氧化物半導(dǎo)體中短期供應(yīng))到氧化物半導(dǎo)體以便降低由于氧化物半導(dǎo)體中的氧缺乏引起的能隙中的缺陷水平(defect I eve I)。
[0025]氧化物半導(dǎo)體層如上所述地高度純化為本征(i型)氧化物半導(dǎo)體。一般而言氧化物半導(dǎo)體是η型半導(dǎo)體，由此增加使用氧化物半導(dǎo)體的晶體管的漏電流。在本發(fā)明所公開的一個實施例中，氧化物半導(dǎo)體高度純化為i型氧化物半導(dǎo)體或接近于i型氧化物半導(dǎo)體以充分地降低漏電流。
[0026]此外，至少形成包括如上所述的高度純化的氧化物半導(dǎo)體的半導(dǎo)體裝置的部分，以便可以實現(xiàn)充分地降低其待機功率的半導(dǎo)體裝置?？梢哉f隨著電路變復(fù)雜而增加抑制待機功率的效果。
【附圖說明】
[0027]在附圖中:
圖1A和IB是涉及半導(dǎo)體裝置的例子的電路圖；
圖2A是截面圖并且圖2B是平面圖，其每個涉及半導(dǎo)體裝置的例子；
圖3A到3H是涉及半導(dǎo)體裝置的制造步驟的截面圖；
圖4A到4G是涉及半導(dǎo)體裝置的制造步驟的截面圖；
圖5A到是涉及半導(dǎo)體裝置的制造步驟的截面圖；
圖6A和6B是涉及半導(dǎo)體裝置的例子的電路圖；
圖7是涉及半導(dǎo)體裝置的例子的截面圖；
圖8是涉及半導(dǎo)體裝置的例子的框圖；
圖9A到9E是涉及半導(dǎo)體裝置的制造步驟的截面圖；
圖1OA到1E是涉及半導(dǎo)體裝置的制造步驟的截面圖；以及圖1lA到IlF是用于解釋電子器具的圖表。
[0028]標號的解釋
100:襯底，102:保護層，104:半導(dǎo)體區(qū)域，106:元件隔離絕緣層，108:柵極絕緣層，110:柵電極，112:絕緣層，114:雜質(zhì)區(qū)域，116:溝道形成區(qū)域，118:側(cè)壁絕緣層，120:高濃度雜質(zhì)區(qū)域，122:金屬層，124:金屬化合物區(qū)域，126:層間絕緣層，128:層間絕緣層，130a:源電極或漏電極，130b:源電極或漏電極，132:絕緣層，134:導(dǎo)電層，136a:電極，136b:電極，136c:柵電極，138:柵極絕緣層，140:氧化物半導(dǎo)體層，142a:源電極或漏電極，142b:源電極或漏電極，144:保護絕緣層，145:柵電極，146:層間絕緣層，148:導(dǎo)電層，150a:電極，150b:電極，150c:電極，150d:電極，152:絕緣層，154a:電極，154b:電極，154c:電極，160:晶體管，162:晶體管，170:半導(dǎo)體裝置，171:電路塊，172:電路塊，173:電路塊，174:電路塊，181:開關(guān)元件，182:開關(guān)元件，200:下層襯底，202:絕緣層，206:氧化物半導(dǎo)體層，206a:氧化物半導(dǎo)體層，208a:源電極或漏電極，208b:源電極或漏電極，212:柵極絕緣層，214:柵電極，216:層間絕緣層，218:層間絕緣層，250:晶體管，300:下層襯底，302:絕緣層，304:第一氧化物半導(dǎo)體層，304a:第一氧化物半導(dǎo)體層，306:第二氧化物半導(dǎo)體層，306a:第二氧化物半導(dǎo)體層，306b:第二氧化物半導(dǎo)體層，308a:源電極或漏電極，308b:源電極或漏電極，312:柵極絕緣層，314:柵電極，316:層間絕緣層，318:層間絕緣層，350:晶體管，401:殼體，402:殼體，403:顯示部分,404:鍵盤，411:主體，412:觸筆，413:顯示部分，414:操作按鈕，415:外部接口，420:電子書閱讀器，421:殼體，423:殼體，431:電源開關(guān)，433:操作鍵，435:揚聲器，437:鉸鏈部分，440:殼體，441:殼體，442:顯示面板，443:揚聲器，444:麥克風(fēng)，446:指向裝置，447:相機透鏡，448:外部連接端子，449:太陽能電池，450:外部存儲器槽,461:主體,463:目鏡部分,464:操作開關(guān),465:顯不部分,466:電池，467:顯示部分，470:電視機，471:殼體，473:顯示部分，475:支架，以及480:遙控器。
【具體實施方式】
[0029]在下文中，將參照附圖描述本發(fā)明的實施例。注意，本發(fā)明不限于以下描述并且本領(lǐng)域技術(shù)人員將容易理解模式和細節(jié)可以以各種方式修改而不背離本發(fā)明的精神和范圍。因此，本發(fā)明不應(yīng)該解釋為限制于以下實施例的描述。
[0030]注意，為了容易理解，在一些情況下在附圖中圖示的每個部件的位置、尺寸、范圍等不是實際的一些。因此，本發(fā)明不限于在附圖中公開的位置、尺寸、范圍等。
[0031]注意，在本說明書中，使用序數(shù)例如“第一”、“第二”以及“第三”以避免部件之間的混淆，并且該術(shù)語沒有在數(shù)字上限制部件。
[0032](實施例1)
在此實施例中，將參照圖1A和1B、圖2A和2B、圖3A到3H、圖4A到4G以及圖5A到描述根據(jù)所公開的本發(fā)明的一個實施例的半導(dǎo)體裝置的結(jié)構(gòu)以及制造方法。注意，在電路圖中，在晶體管附近書寫“OS”以指示晶體管包括氧化物半導(dǎo)體。
[0033]<半導(dǎo)體裝置的電路配置和操作>
圖1A和IB示出半導(dǎo)體裝置的電路配置的例子。圖1A是使用作為最簡單的CMOS電路的CMOS反相器電路的半導(dǎo)體裝置的例子。圖1B是具有多個CMOS反相器電路的半導(dǎo)體裝置的例子。
[0034]圖1A所示出的半導(dǎo)體裝置包括電源端子VH、電源端子VL、使用氧化物半導(dǎo)體材料的開關(guān)晶體管S1、以及CMOS反相器電路Cl。開關(guān)晶體管SI典型地是使用氧化物半導(dǎo)體的η溝道晶體管。此外，供應(yīng)高電位到電源端子VH以及供應(yīng)低電位到電源端子VL。
[0035]此處，電源端子VH電連接到CMOS反相器電路Cl中的p溝道晶體管的源極端子。CMOS反相器電路Cl中的P溝道晶體管的漏極端子以及CMOS反相器電路Cl中的η溝道晶體管的漏極端子彼此電連接并且連接到CMOS反相器電路Cl的輸出端子OUT。CMOS反相器電路Cl中的η溝道晶體管的源極端子電連接到開關(guān)晶體管SI的漏極端子。開關(guān)晶體管SI的源極端子電連接到電源端子VL。此外，CMOS反相器電路Cl中的P溝道晶體管的柵極端子以及CMOS反相器電路Cl中的η溝道晶體管的柵極端子彼此電連接并且連接到CMOS反相器電路Cl的輸入端子IN。
[0036]當半導(dǎo)體裝置操作時，輸入高電位到開關(guān)晶體管SI的控制端子S_IN并且打開開關(guān)晶體管SI。在此狀態(tài)，當輸入高電位或低電位到輸入端子IN時，對應(yīng)于該電位的高電位或低電位從輸出端子OUT輸出。例如，當輸入高電位到輸入端子IN時，CMOS反相器電路Cl中的P溝道晶體管關(guān)閉并且CMOS反相器電路Cl中的η溝道晶體管打開，以便CMOS反相器電路Cl輸出對應(yīng)于供應(yīng)到電源端子VL的電位的低電位。當輸入低電位到輸入端子IN時，CMOS反相器電路Cl中的P溝道晶體管打開并且CMOS反相器電路Cl中的η溝道晶體管關(guān)閉，以便CMOS反相器電路Cl輸出對應(yīng)于供應(yīng)到電源端子VH的電位的高電位。
[0037]當半導(dǎo)體裝置不操作時，輸入低電位到開關(guān)晶體管SI的控制端子S_IN并且開關(guān)晶體管SI關(guān)閉。在CMOS反相器電路Cl中流動的電流(漏電流)由CMOS反相器電路Cl與開關(guān)晶體管SI的合成電阻來控制，由此功率消耗(在待機期間的功率消耗，在下文中也稱作待機功率)可以通過充分地增加開關(guān)晶體管SI的截止狀態(tài)電阻以及充分地降低開關(guān)晶體管SI的漏電流而充分地降低。
[0038]使用氧化物半導(dǎo)體材料的晶體管具有顯著小的截止狀態(tài)電流特性。例如，充分的本征氧化物半導(dǎo)體的載流子密度小于IX 1012/cm3，優(yōu)選小于1.45 X 11Vcm30例如，在漏極電壓Vd是+IV或+10V并且柵極電壓Vg在-5V到-20V的范圍內(nèi)的情況下，晶體管的截止狀態(tài)電流是1X10_13A或更少。因此，通過使用氧化物半導(dǎo)體形成開關(guān)晶體管SI，可以充分地降低半導(dǎo)體裝置的漏電流。另外，在使用充分本征的氧化物半導(dǎo)體的情況下，可以將室溫下的漏電流降低為從大約 IXlCr20A (1zA (zeptoampere))到 IXlCr19A (ΙΟΟζΑ)。即,漏電流甚至可以降低到大體上為零。甚至在開關(guān)晶體管Si的溝道寬度相對大的情況下，漏電流的數(shù)量也不會改變。換句話說，通過使用氧化物半導(dǎo)體的晶體管，可以保證充分的電流驅(qū)動能力并且通過降低半導(dǎo)體裝置的功率消耗可以減小漏電流。
[0039]圖1B所示出的半導(dǎo)體裝置對應(yīng)于圖1A所示出的半導(dǎo)體裝置，在其中CMOS反相器電路Cl替換為多個CMOS反相器電路Cl到Cn。
[0040]S卩，在圖1B中所示出的半導(dǎo)體裝置包括電源端子VH、電源端子VL、使用氧化物半導(dǎo)體材料的開關(guān)晶體管S1、以及CMOS反相器電路Cl到Cn (也簡稱作集成電路)。此外，每個CMOS反相器電路包括輸入端子Il到In和輸出端子01到On。每個元件的連接關(guān)系與圖1A的連接關(guān)系相同。圖1A與IB之間的差別是多個CMOS反相器電路Cl到Cn彼此并聯(lián)連接并且每個CMOS反相器電路連接到電源端子VH以及圖1B中的開關(guān)晶體管SI。當包括彼此并聯(lián)連接的多個CMOS反相器電路Cl到Cn的電路假定為一個集成電路時，可以說開關(guān)晶體管SI的漏極端子電連接到集成電路的一個端子并且集成電路的另一端子電連接到電源端子VH。
[0041]電路的操作也與圖1A中的電路的操作相同。注意，輸入電位到每個輸入端子以及從圖1B中的每個輸出端子輸出對應(yīng)于輸入電位的電位,該電位不同于圖1A的電位。
[0042]以上述方式，通過將氧化物半導(dǎo)體(特別地高度純化的氧化物半導(dǎo)體)用于半導(dǎo)體裝置的至少一部分，實現(xiàn)待機功率充分地降低的半導(dǎo)體裝置。在傳統(tǒng)的技術(shù)中，難以降低漏電流到可以認為大體上為零的值(例如，IX 1_13a或更少)而保證半導(dǎo)體裝置的合適的操作。另一方面，本發(fā)明可以實現(xiàn)此點。在這點上，本發(fā)明是優(yōu)