數(shù)按照電壓、電流和時(shí)間進(jìn)行分類，并一一對(duì)應(yīng)分別存儲(chǔ)至第二安全寄存器、第三安全寄存器和第四安全寄存器中。即將上述電壓類別的特性參數(shù)對(duì)應(yīng)存儲(chǔ)至第二安全寄存器中；將電流類別的特性參數(shù)對(duì)應(yīng)存儲(chǔ)至第三安全寄存器中；將時(shí)間類別的特性參數(shù)對(duì)應(yīng)存儲(chǔ)至第四安全寄存器中，其中，特性參數(shù)均以浮點(diǎn)型方式存儲(chǔ)于對(duì)應(yīng)的安全寄存器，且各個(gè)特性參數(shù)均占有4個(gè)字節(jié)。
[0043]在本發(fā)明的實(shí)施例中，優(yōu)選的，該原始芯片的基本信息依次為批次(lot)、晶圓編號(hào)(wafer id)、坐標(biāo)和芯片好壞類別(bin)。
[0044]優(yōu)選的，上述第二安全寄存器中存儲(chǔ)有電壓類別的特性參數(shù)，且具體包括:UV狀態(tài)下、擦除狀態(tài)(erase status)下和編程狀態(tài)(program status)下的VT低端值、峰值和高端值，棋盤格狀態(tài)(checker board)下處于擦除狀態(tài)和編程狀態(tài)下所有比特(bit)的VT低端值、峰值、高端值。
[0045]優(yōu)選的，上述第三安全寄存器中存儲(chǔ)有電流類別的特性參數(shù)，且具體包括:ICC的電流(ICC standby)、動(dòng)態(tài)電流(ICC active)、擦除狀和編程狀態(tài)下存儲(chǔ)單元的電流、芯片處于UV、擦除和編程狀態(tài)下BL上的漏電流(BL leakage)。
[0046]優(yōu)選的，上述第四安全寄存器中存儲(chǔ)有時(shí)間類別的特性參數(shù)，且具體包括:64K，32Κ，4Κ扇區(qū)的擦除時(shí)間、失效芯片編程時(shí)間、在編程全‘0’和棋盤格狀態(tài)下米樣編程頁(yè)的時(shí)間。
[0047]其中，上述各安全寄存器為NOR Flash的安全寄存器，當(dāng)原始芯片的特性參數(shù)存儲(chǔ)至對(duì)應(yīng)的安全寄存器之后，還需要進(jìn)行以下操作:
[0048]利用一寫狀態(tài)寄存器(write status register)對(duì)上述的第一安全寄存器、第二安全寄存器、第三安全寄存器和第四安全寄存器中分別進(jìn)行處理，以使各個(gè)安全寄存器均處于只讀狀態(tài)。
[0049]具體的，該寫狀態(tài)寄存器中存儲(chǔ)有第一鎖位(lock bitO)、第二鎖位(lock bitl)、第三鎖位(lock bit2)和第四鎖位(lock bit3) ο
[0050]該寫狀態(tài)寄存器通過(guò)將第一鎖位、第二鎖位、第三鎖位和第四鎖位均變?yōu)椤甀’以對(duì)應(yīng)的將第一安全寄存器、第二安全寄存器、第三安全寄存器和第四安全寄存器變?yōu)橹蛔x狀態(tài)，即寫狀態(tài)寄存器通過(guò)將第一鎖位變?yōu)椤甀’，進(jìn)行對(duì)第一安全寄存器處理，使其僅為只讀狀態(tài)；同樣，該寫狀態(tài)寄存器通過(guò)將第二鎖位變?yōu)椤甀’，進(jìn)行對(duì)第二安全寄存器處理，使其僅為只讀狀態(tài)，對(duì)于第三、第四安全寄存器同樣對(duì)應(yīng)處理，在此不予贅述。
[0051]其中，當(dāng)被處理后的各安全寄存器保持只讀狀態(tài)時(shí)，其內(nèi)部存儲(chǔ)的信息不會(huì)被誤改，進(jìn)一步保證了后續(xù)對(duì)芯片進(jìn)行電性失效分析時(shí)，可以獲取正確的特性參數(shù)的信息。
[0052]步驟S3、當(dāng)原始芯片失效時(shí)，讀取存儲(chǔ)在存儲(chǔ)區(qū)中的部分或全部特性參數(shù)，并根據(jù)讀取的特性參數(shù)進(jìn)行電性失效分析。
[0053]具體的，通過(guò)一讀安全寄存器讀取該第一安全寄存器、第二安全寄存器、第三安全寄存器和第四安全寄存器中的部分或全部所述特性參數(shù)，并根據(jù)讀取的特性參數(shù)進(jìn)行電性失效分析，以完成分析工藝，進(jìn)一步增強(qiáng)對(duì)該芯片進(jìn)行分析的手段，降低時(shí)間成本，提高分析效率。
[0054]綜上所述，本發(fā)明公開了一種對(duì)失效芯片進(jìn)行電性失效分析的方法，通過(guò)在CP測(cè)試過(guò)程中記錄所需的芯片的特性參數(shù)，在CP測(cè)試最后將收集到的芯片特性參數(shù)寫入安全寄存器內(nèi)，并使其變?yōu)橹蛔x狀態(tài)，以便于在后續(xù)的電性失效分析中，能快速高效得到初始CP中各個(gè)芯片的特性參數(shù)，因此一定程度上節(jié)約人力和測(cè)試機(jī)臺(tái)成本，提高后期對(duì)芯片的分析效率。
[0055]本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員在結(jié)合現(xiàn)有技術(shù)以及上述實(shí)施例可以實(shí)現(xiàn)所述變化例，在此不做贅述。這樣的變化例并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容，在此不予贅述。
[0056]以上對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種對(duì)失效芯片進(jìn)行電性失效分析的方法，其特征在于，所述方法包括: 步驟S1、提供原始芯片，且該原始芯片上設(shè)置有存儲(chǔ)區(qū)； 步驟S2、對(duì)所述原始芯片進(jìn)行芯片測(cè)試，以獲取并存儲(chǔ)該原始芯片的特性參數(shù)至所述存儲(chǔ)區(qū)中； 其中，當(dāng)所述原始芯片失效時(shí)，讀取存儲(chǔ)在所述存儲(chǔ)區(qū)中的部分或全部所述特性參數(shù)，并根據(jù)讀取的特性參數(shù)進(jìn)行所述電性失效分析。
2.如權(quán)利要求1所述的方法，其特征在于，所述原始芯片上設(shè)置有存儲(chǔ)陣列區(qū)，所述存儲(chǔ)區(qū)與所述存儲(chǔ)陣列區(qū)獨(dú)立設(shè)置。
3.如權(quán)利要求1所述的方法，其特征在于，所述存儲(chǔ)區(qū)為安全寄存器，且包括有第一安全寄存器、第二安全寄存器、第三安全寄存器和第四安全寄存器。
4.如權(quán)利要求3所述的方法，其特征在于，所述步驟S2具體包括: 對(duì)所述原始芯片進(jìn)行芯片測(cè)試，獲取該原始芯片的特性參數(shù)； 將所述特性參數(shù)記錄于一變量中，并將所述變量存儲(chǔ)于所述第一安全寄存器內(nèi)； 繼續(xù)將所述原始芯片的基本信息依次存儲(chǔ)至所述第一安全寄存器內(nèi)，以將所述變量中的特性參數(shù)按照電壓、電流和時(shí)間進(jìn)行分類，并一一對(duì)應(yīng)分別存儲(chǔ)至第二安全寄存器、第三安全寄存器和第四安全寄存器中。
5.如權(quán)利要求4所述的方法，其特征在于，所述原始芯片的基本信息依次為批次、晶圓編號(hào)、坐標(biāo)和芯片好壞類別。
6.如權(quán)利要求4所述的方法，其特征在于，所述特性參數(shù)均以浮點(diǎn)型方式進(jìn)行存儲(chǔ)，且各所述特性參數(shù)均占據(jù)4字節(jié)。
7.如權(quán)利要求4所述的方法，其特征在于，所述步驟S2中，當(dāng)原始芯片的特性參數(shù)存儲(chǔ)至所述存儲(chǔ)區(qū)中后，還包括:通過(guò)一寫狀態(tài)寄存器對(duì)所述第一安全寄存器、所述第二安全寄存器、所述第三安全寄存器和所述第四安全寄存器進(jìn)行處理，以使其均處于只讀狀態(tài)。
8.如權(quán)利要求7所述的方法，其特征在于，所述寫狀態(tài)寄存器中存儲(chǔ)有第一鎖位、第二鎖位、第三鎖位和第四鎖位； 所述寫狀態(tài)寄存器分別通過(guò)第一鎖位、第二鎖位、第三鎖位和第四鎖位一一對(duì)應(yīng)的對(duì)所述第一安全寄存器、所述第二安全寄存器、所述第三安全寄存器和所述第四安全寄存器進(jìn)行處理。
9.如權(quán)利要求8所述的方法，其特征在于，所述寫狀態(tài)寄存器通過(guò)將第一鎖位、第二鎖位、第三鎖位和第四鎖位均變?yōu)椤甀’以對(duì)應(yīng)的將所述第一安全寄存器、所述第二安全寄存器、所述第三安全寄存器和所述第四安全寄存器變?yōu)橹蛔x狀態(tài)。
10.如權(quán)利要求7所述的方法，其特征在于，當(dāng)所述原始芯片失效時(shí)，通過(guò)一讀安全寄存器讀取所述第一安全寄存器、所述第二安全寄存器、所述第三安全寄存器和所述第四安全寄存器中的部分或全部所述特性參數(shù)，并根據(jù)讀取的特性參數(shù)進(jìn)行所述電性失效分析。
【專利摘要】本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種對(duì)失效芯片進(jìn)行電性失效分析的方法，通過(guò)在CP測(cè)試過(guò)程中記錄芯片的特性參數(shù)，在CP測(cè)試最后將收集到的芯片特性參數(shù)寫入安全寄存器內(nèi)，并使其變?yōu)橹蛔x狀態(tài)，以便于在后續(xù)的電性失效分析中，能快速高效得到初始CP中芯片的特性參數(shù)，因此一定程度上節(jié)約人力和測(cè)試機(jī)臺(tái)成本，提高后期對(duì)芯片的分析效率。
【IPC分類】H01L21-66
【公開號(hào)】CN104599998
【申請(qǐng)?zhí)枴緾N201510071049
【發(fā)明人】陸磊, 周第廷
【申請(qǐng)人】武漢新芯集成電路制造有限公司
【公開日】2015年5月6日
【申請(qǐng)日】2015年2月10日