Esd保護(hù)器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及ESD保護(hù)器件。具體地，本發(fā)明涉及包括這種保護(hù)器件的高數(shù)據(jù)率互連。
【背景技術(shù)】
[0002]諸如電過(guò)載(overstress)或靜電放電(ESD)瞬變脈沖之類的電涌是電子裝置損壞的普遍原因。為了防止這種瞬變電涌，通常通過(guò)電涌或ESD保護(hù)器件來(lái)保護(hù)電子裝置。一種類型的保護(hù)器件是所謂的瞬變電壓抑制(TVS)器件。
[0003]TVS器件提供對(duì)于電過(guò)載或靜電放電的保護(hù)，并且常用于諸如個(gè)人計(jì)算機(jī)、音頻和視頻儀器或者移動(dòng)電話之類的便攜、消費(fèi)電子裝置。根據(jù)國(guó)際電工技術(shù)委員會(huì)標(biāo)準(zhǔn)IEC61000-4-2，應(yīng)該保護(hù)這些裝置免受系統(tǒng)級(jí)例如ESD壓力。
[0004]在要求系統(tǒng)級(jí)保護(hù)的地方，例如在諸如智能電話之類的便攜電子裝置或平板計(jì)算機(jī)ESD保護(hù)中，必須根據(jù)IEC標(biāo)準(zhǔn)恰當(dāng)?shù)乇Ｗo(hù)裝置，同時(shí)不會(huì)妨礙裝置的正常操作。在具有諸如通用串行總線(USB)和高清多媒體接口(HDMI)之類的高速接口的應(yīng)用中，需要ESD器件具有低器件電容，使得維持信號(hào)完整性。這種ESD器件也要求低箝位電壓以便保護(hù)內(nèi)部電路。
[0005]低箝位電壓的要求與在電子應(yīng)用中使用的集成電路和器件中利用的柵極氧化物的厚度相關(guān)。柵極氧化物是電介質(zhì)層，所述電介質(zhì)層將MOSFET的柵極端子與下面的源極和漏極端子以及當(dāng)晶體管導(dǎo)通時(shí)連接源極和漏極的導(dǎo)電溝道相分離。通過(guò)將溝道的硅氧化以形成二氧化硅的薄(5-200nm)絕緣層來(lái)形成柵極氧化物。
[0006]隨后將導(dǎo)電柵極材料沉積到柵極氧化物上以形成晶體管。隨著器件和集成電路的不斷小型化，必須相應(yīng)地減小柵極氧化物厚度。柵極氧化物厚度的這種減小可以減小器件或IC的擊穿電壓。
[0007]通過(guò)具有低箝位電壓，可以確保不會(huì)超過(guò)柵極氧化物擊穿電壓。也就是說(shuō)，可以將箝位電壓設(shè)置在適當(dāng)?shù)碾娖揭源_保箝位電壓不會(huì)超過(guò)柵極氧化物擊穿電壓。典型地，將箝位電壓設(shè)置為使得在ESD或過(guò)載事件期間，箝位電壓等于保護(hù)器件兩端的最大電壓降。
[0008]低電容的要求與高數(shù)據(jù)傳送率相關(guān)。如果與高數(shù)據(jù)傳送線相連的ESD保護(hù)器件的電容過(guò)高，信號(hào)可能失真，并且可以減小或者防止數(shù)據(jù)傳送。
[0009]通常，諸如齊納二極管之類的二極管用于提供電涌或過(guò)載保護(hù)。盡管這種二極管易于制造，并且提供對(duì)于電涌或過(guò)載的成本有效的保護(hù)，然而它們具有典型地在一百至幾百皮可法拉范圍內(nèi)的高電容。由于齊納二極管的高電容，因此齊納二極管不適用于高數(shù)據(jù)率應(yīng)用。
[0010]所謂的可控硅整流器(SCR)也可以用于芯片上保護(hù)，然而可控硅整流器不能用作分立保護(hù)。典型地，ESB魯棒性依賴于所要求的應(yīng)用而非常不同。通常，內(nèi)部(或芯片上)ESD保護(hù)只保護(hù)制造期間的過(guò)載事件。另一方面，分立保護(hù)可以在系統(tǒng)操作期間來(lái)保護(hù)器件，例如HDMI或USB數(shù)據(jù)傳送線。另外，用于芯片上或集成電路(IC)應(yīng)用中的電涌保護(hù)的SCR是圖1所示類型的橫向器件，只在器件的頂部上具有觸點(diǎn)。因此，這種結(jié)構(gòu)不適用于諸如S0D882之類的標(biāo)準(zhǔn)分立封裝。具體地，標(biāo)準(zhǔn)分立封裝通常是小型化的，具有兩個(gè)頂部端子觸點(diǎn)的橫向器件可能非常難以裝配用于可比擬的小型化形狀因子。

【發(fā)明內(nèi)容】

[0011]本發(fā)明的目的是提供一種ESD保護(hù)器件，所述ESD保護(hù)器件解決或者消除了上述問(wèn)題的一些或全部。
[0012]本發(fā)明在權(quán)利要求中闡述。
[0013]一種半導(dǎo)體ESD保護(hù)器件包括:垂直布置的交替導(dǎo)電類型層，其中所述層布置為可控硅整流器，所述可控硅整流器布置為垂直器件并且具有相對(duì)的頂部觸點(diǎn)和底部觸點(diǎn)。
[0014]因此，ESD保護(hù)器件具有在相對(duì)的頂部觸點(diǎn)和底部觸點(diǎn)之間的垂直電流流動(dòng)，從而使其可與現(xiàn)有的標(biāo)準(zhǔn)分立封裝兼容。
[0015]此外，ESD保護(hù)器件以低電容實(shí)現(xiàn)了非常高的ESD魯棒性。例如，在0.3_0.4皮可法拉電容的情況下，ESD魯棒性可以是15kV。
【附圖說(shuō)明】
[0016]下面參考附圖只作為示例進(jìn)一步描述本發(fā)明，其中:
[0017]圖1是已知橫向ESD器件的示意圖；
[0018]圖2a是ESD器件的等效電路
[0019]圖2b是布置為垂直器件的ESD器件的示意性橫截面；
[0020]圖2c是圖2b的垂直ESD器件的IV特性；
[0021]圖3a說(shuō)明了圖2b的ESD器件的網(wǎng)狀發(fā)射極結(jié)構(gòu)(meshed emitterarrangement)；
[0022]圖3b說(shuō)明了圖2b的ESD器件的環(huán)狀發(fā)射極結(jié)構(gòu)；
[0023]圖3c說(shuō)明了圖2b的ESD器件的指狀發(fā)射極結(jié)構(gòu)；
[0024]圖4a是ESD器件和并聯(lián)二極管的等效電路；
[0025]圖4b是ESD器件和并聯(lián)二極管的示意性橫截面。
[0026]圖5a說(shuō)明了具有側(cè)壁溝槽隔離的ESD器件；
[0027]圖5b說(shuō)明了具有側(cè)壁臺(tái)式結(jié)構(gòu)隔離的ESD器件；
[0028]圖6示出了 ESD器件的仿真瞬態(tài)行脈沖(line pulse) IV特性；
[0029]圖7示出了針對(duì)各種系統(tǒng)級(jí)ESD脈沖的仿真最大晶格溫度
[0030]圖8說(shuō)明了 ESD器件的引線結(jié)合連接布置；
[0031]圖9說(shuō)明了臺(tái)式ESD器件上的前互連結(jié)構(gòu)金屬；
[0032]圖10說(shuō)明了 ESD器件的η摻雜多晶硅溝槽連接；
[0033]圖11說(shuō)明了 ESD器件的貫穿硅通孔連接；
[0034]圖12示出了 ESD器件的摻雜分布；
[0035]圖13說(shuō)明了 ESD器件的備選布置；
[0036]圖14a說(shuō)明了 ESD器件的備選布置；
[0037]圖14b是ESD器件的等效電路；
[0038]圖14c說(shuō)明了 ESD器件的備選布置；
[0039]圖14d說(shuō)明了 ESD器件的備選布置；
[0040]圖15示出了 ESD器件的仿真瞬變行脈沖IV特性；
[0041]圖16說(shuō)明了具有側(cè)壁臺(tái)式結(jié)構(gòu)隔離的ESD器件；
[0042]在附圖和以下描述中，類似的參考符號(hào)表示類似的特征。
【具體實(shí)施方式】
[0043]圖2a中示出了 ESD保護(hù)器件10的等效電路?？偟膩?lái)說(shuō)，ESD保護(hù)器件10可以包括陽(yáng)極端子A和陰極端子C。ESD保護(hù)器件10可以有效地看作是與NPN晶體管14相連的PNP晶體管12。按照這種方式，ESD保護(hù)器件10可以看作是可控硅整流器(SCR)。
[0044]典型地在已知的SCR器件布置中，所有的區(qū)域都外部連接。PNP晶體管12的基極端子和發(fā)射極端子以及NPN晶體管的集電極端子可以由ESD保護(hù)器件10的陽(yáng)極端子短路。
[0045]此外，NPN晶體管14的集電極端子可以與PNP晶體管12的基極端子相連。NPN晶體管的發(fā)射極端子可以形成ESD保護(hù)器件10的陰極端子C。Rw可以表示PNP晶體管12的集電極的擴(kuò)展電阻，所述PNP晶體管12的集電極可以由η層形成，如下所述，稱作η-阱。典型地在使用中，陽(yáng)極端子A可以與I/O線或者要保護(hù)的裝置相鄰，并且陰極端子將接地，如下面更加詳細(xì)地討論的。例如在HDMI或USB保護(hù)的情況下，ESD保護(hù)器件10可以用作數(shù)據(jù)線上至地的旁路路徑。當(dāng)ESD事件發(fā)生時(shí)，ESD保護(hù)器件10將接通，并且將電流分路至地。
[0046]現(xiàn)在例如參考圖2b，將描述ESD保護(hù)器件10的普通結(jié)構(gòu)布置。總的來(lái)說(shuō)，ESD保護(hù)器件10可以看作是4個(gè)垂直布置的p-n-p-n層，以形成由PNP晶體管12和NPN晶體管14構(gòu)成的垂直布置的SCR。在這一方面，可以在PNP和NPN晶體管之間共享垂直布置的p-n-p-n層的某些層。
[0047]ESD保護(hù)器件10的陰極端子(有效地可以是NPN晶體管14的發(fā)射極端子)由至襯底16和設(shè)置在襯底16上的外延(或epi)疊層(overlayer) 18的適當(dāng)歐姆觸點(diǎn)來(lái)形成。襯底可以是重?fù)诫sN+硅襯底，并且疊層18可以是輕摻雜N-型外延疊層。外延疊層18可以是本征或者輕摻雜的，從而將器件電容最小化?？赡芤笸庋盈B層18以防止注入到重?fù)诫s襯底中。注入到襯底中可能引起結(jié)電容過(guò)高。因?yàn)榀B層18是輕摻雜的，這可以導(dǎo)致較寬的耗盡區(qū)和較低的結(jié)電容。
[0048]P-型層20可以形成NPN晶體管14的基極?？梢耘cPNP晶體管12的集電極共享P-型層20。P-型層可以通過(guò)深注入形成于N-型外延疊層18中，例如在注入步驟之后接著擴(kuò)散步驟。P-型層20可以形成為外延疊層18中的P-阱。η-型層22可以形成NPN晶體管14的集電極?？梢耘cPNP晶體管12的基極共享N型層22，并且N型層22可以形成為P-阱層20中的η-阱。η-型層22可以通過(guò)淺注入并且擴(kuò)散到ρ_型層20中來(lái)形成。
[0049]另外的P-型層24可以形成PNP晶體管12的發(fā)射極。ρ_型層24可以通過(guò)淺注入并且擴(kuò)散到η-型層22中來(lái)形成。如結(jié)合圖2a如上所述，PNP晶體管12的由η-型層22形成的基極以及可以由P-型層24形