一種薄膜晶體管及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別設(shè)計(jì)一種薄膜晶體管及其制造方法。
【背景技術(shù)】
[0002]薄膜晶體管作為應(yīng)用在液晶顯示器中的驅(qū)動(dòng)元件被廣泛地應(yīng)用在日常生活中，一般來說，薄膜晶體管至少具有柵極、源極、漏極以及溝道等構(gòu)件，其中可通過控制柵極的電壓來改變溝道的導(dǎo)電性，以使源極與漏極之間形成導(dǎo)通(開)或絕緣(關(guān))的狀態(tài)，此外，通常還會(huì)在溝道上形成一具有N型摻雜或P型摻雜的歐姆接觸層，以減少溝道與源極、或溝道與漏極間的接觸電阻。
[0003]低溫多晶娃薄膜晶體管(LowTemperature Poly-silicon Thin Filmtransistor,LTPS TFT)具有低功率消耗和低電磁干擾的特點(diǎn)，在元件縮小化，面板開口率，畫面品質(zhì)與解析度上具有很大優(yōu)勢(shì)，因此，其工藝的發(fā)展與改良得到了更加廣泛的重視。但是，現(xiàn)有的制造LTPS-TFT的工藝中，對(duì)于未摻雜的p-Si，載流子濃度低，導(dǎo)致迀移率低，不能滿足AMOLED對(duì)TFT開態(tài)電流要求。此外，也有采用離子注入進(jìn)行重?fù)诫s，在源/漏極與p_Si間形成歐姆接觸，或者采用輕摻雜漏區(qū)(Lightly Doped Drain，LDD)結(jié)構(gòu)但是，這些方法需要進(jìn)行至少三次不同劑量的摻雜，且增加至少一道掩膜工序，由此增加了制造工藝的復(fù)雜性。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明的主要目的在于提供一種薄膜晶體管及其制造方法，其能夠減少離子注入次數(shù)，降低工藝復(fù)雜性，同時(shí)，形成垂直方向的LDD結(jié)構(gòu)，減小TFT漏電流。
[0005]為達(dá)到上述目的，本發(fā)明提供一種薄膜晶體管的制備方法，包括如下步驟:
步驟一，在基板上制作緩沖層；
步驟二，在所述緩沖層上制作經(jīng)離子摻雜的多晶硅層，所述經(jīng)離子摻雜的多晶硅層摻雜離子濃度自多晶硅層的上表面至下表面由高到低呈梯度分布；
步驟三，刻蝕所述多晶硅層，形成凹字形硅島，所述凹槽的下陷部分為溝道區(qū)，所述凹槽的突出部分為源漏區(qū)；
步驟四，在所述凹字形硅島上依次形成柵極絕緣層、柵極層、層間絕緣層和源漏極。
[0006]其中一個(gè)實(shí)施例中，所述步驟二包括如下步驟:
在所述緩沖層上制作第一非晶硅層；
晶化所述第一非晶硅層，所述第一非晶硅層轉(zhuǎn)變?yōu)槎嗑Ч鑼樱?br> 在所述多晶硅層上沉積阻擋層；
對(duì)所述多晶硅層進(jìn)行離子摻雜，使得摻雜離子濃度自多晶硅層的上表面至下表面由高到低呈梯度分布。
[0007]其中一個(gè)實(shí)施例中，在所述多晶硅層上沉積阻擋層步驟之前，在所述多晶硅層上先沉積第二非晶硅層。
[0008]其中一個(gè)實(shí)施例中，所述第一非晶硅層轉(zhuǎn)變?yōu)槎嗑Ч鑼拥木Щ椒闇?zhǔn)分子激光晶化、固相晶化、金屬誘導(dǎo)晶化中的一種。
[0009]其中一個(gè)實(shí)施例中，所述離子摻雜方法為離子注入，控制注入離子劑量使得摻雜離子濃度自多晶硅層的上表面至下表面由高到低呈梯度分布。
[0010]其中一個(gè)實(shí)施例中，在所述步驟三之前先刻蝕掉所述阻擋層。
[0011]其中一個(gè)實(shí)施例中，所述步驟二包括如下步驟:
在所述緩沖層上沉積非晶硅層，在沉積所述非晶硅層的同時(shí)通入摻雜元素氣體，對(duì)所述非晶硅層進(jìn)行離子摻雜，控制通入摻雜元素氣體濃度使得摻雜離子濃度自非晶硅層的上表面至下表面由高到低呈梯度分布；
晶化所述非晶硅層，完成由非晶硅層到多晶硅層的轉(zhuǎn)變，得到摻雜離子濃度自上表面至下表面由高到低呈梯度分布的多晶硅層。
[0012]本發(fā)明還提供一種采用上述方法制造的薄膜晶體管。
[0013]本發(fā)明相對(duì)于現(xiàn)有技術(shù)具有以下實(shí)質(zhì)性特點(diǎn)和進(jìn)步:
采用離子注入工藝或者在PECVD沉積工藝中控制摻雜濃度，以實(shí)現(xiàn)摻雜離子濃度的縱向梯度，并通過刻蝕形成帶有凹槽的硅島，凹槽中間凹陷部分的摻雜濃度低，作為溝道區(qū)，凹槽兩邊凸起部分的摻雜濃度高，作為源/漏極，形成垂直方向的LDD結(jié)構(gòu)，改善了薄膜晶體管特性，并省去了離子注入次數(shù)，減少了工藝光掩模數(shù)目，降低了工藝步驟及復(fù)雜性；或直接在沉積非晶硅時(shí)進(jìn)行摻雜，工藝集成到PECVD中，工藝兼容性好。
【附圖說明】
[0014]圖1A至圖1E為本發(fā)明第一實(shí)施例的薄膜晶體管的制造流程示意圖；
圖2A至圖2E為本發(fā)明第二實(shí)施例的薄膜晶體管的制造流程示意圖；
圖3A至圖3E為本發(fā)明第三實(shí)施例的薄膜晶體管的制造流程示意圖。
【具體實(shí)施方式】
[0015]本發(fā)明的保護(hù)核心為:形成摻雜離子濃度自上表面至下表面由高到低呈梯度分布的多晶硅層，并將該多晶硅層刻蝕成凹字形硅島，凹槽的下陷部分為低摻雜的溝道區(qū)，凹槽的突出部分為高摻雜的源漏區(qū)，并在源漏區(qū)的垂直方向形成LDD結(jié)構(gòu)，簡化工藝，改善TFT特性。
[0016]第一實(shí)施例
圖1A至圖1E為本發(fā)明第一實(shí)施例的薄膜晶體管的制造流程示意圖。
[0017]參照?qǐng)D1A所示，在基板I上依次沉積緩沖層2和3?；錓的材質(zhì)可為玻璃、石英、有機(jī)聚合物、或是不透光/反射材料。緩沖層2和3的形成可采用低壓化學(xué)氣相淀積工藝或離子增長型化學(xué)氣相淀積工藝，緩沖層可阻擋基板所含的雜質(zhì)進(jìn)入多晶硅層41中。在具體的實(shí)施例中，緩沖層可以是單層氧化硅或氧化硅/氮化硅的雙層結(jié)構(gòu)。然后在緩沖層2和3上沉積非晶硅層，對(duì)非晶硅層進(jìn)行晶化，晶化方法可選自準(zhǔn)分子激光晶化、固相晶化、金屬誘導(dǎo)晶化中的任一種，或其他能將非晶硅轉(zhuǎn)變?yōu)槎嗑Ч璧木Щ椒ā７蔷Ч鑼咏?jīng)晶化后轉(zhuǎn)變?yōu)槎嗑Ч鑼?，多晶硅層4的厚度為1~1000 A0在多晶硅層4上覆蓋阻擋層4’。阻擋層4’的材料包含氧化硅、氮化硅、氮氧化硅，或其它可適用的材料，優(yōu)選地，阻擋層4’為S12，厚度為1~10000A，而較佳的厚度例如是介于1~500A。阻擋層4’的作用為在后續(xù)的離子摻雜過程中，離子在阻擋層4’和多晶硅層4中的分布具有一峰值層。然后對(duì)多晶硅層4進(jìn)行離子摻雜。此實(shí)施例中，離子摻雜采用離子注入方式。具體地，注入P型摻雜物，摻雜物可以是B離子，或者注入N型溝道，摻雜物可以是P離子或As離子，注入劑量隨非晶硅層的沉積由小到大。。優(yōu)選地，離子注入條件為:P型溝道，B離子注入；劑量:101(1~1016011_3;能量:1-100 keV，均勻性:< 10%;或者N型溝道，P離子、As離子注入，劑量:101Q~1016cm_3;能量:1~100 keV，均勻性:< 10%。經(jīng)離子注入后，去掉阻擋層4’，前述離子分布的峰值層正好位于多晶硅層4的上表面，得到摻雜離子濃度自上表面至下表面由高到低呈梯度分布的多晶娃層4。
[0018]參照?qǐng)D1B所示，采用半曝光方法刻蝕所述摻雜離子濃度自上表面至下表面由高到低呈梯度分布的多晶硅層4，得到凹字形硅島4，中間凹陷部分B濃度低，作為溝道區(qū)，凹槽