碳化硅半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種碳化硅半導(dǎo)體器件和制造該碳化硅半導(dǎo)體器件的方法，尤其是涉及具有柵電極的碳化硅半導(dǎo)體器件和制造這種碳化硅半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002]日本專利特開N0.10-242458(專利文獻(xiàn)I)公開了一種MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)。該MOSFET包括:具有第一導(dǎo)電類型的漂移區(qū)；具有第二導(dǎo)電類型的且在漂移區(qū)的一個(gè)主表面中選擇性地形成的基區(qū)；和具有第一導(dǎo)電類型的且在基區(qū)中選擇性地形成的源區(qū)。該MOSFET還包括布置在基區(qū)的側(cè)表面處的、具有第一導(dǎo)電類型的、且具有以比漂移區(qū)中更高的濃度加入其中的雜質(zhì)的雜質(zhì)區(qū)。該公開描述了在MOSFET中通過使JFET電阻(JFET效應(yīng))小而使得導(dǎo)通電壓低。
[0003]引用列表
[0004]專利文獻(xiàn)
[0005]PTD 1:日本專利特開 N0.10-242458

【發(fā)明內(nèi)容】

[0006]技術(shù)問題
[0007]根據(jù)該公開的技術(shù)，用于減小JFET電阻的高濃度區(qū)形成在基區(qū)的側(cè)表面處。由于基區(qū)的側(cè)表面到達(dá)了襯底的表面，所以高濃度區(qū)到達(dá)了襯底的表面且因此使得與柵絕緣膜相接觸。在該高濃度區(qū)中，不太可能形成耗盡層，使得很可能將高電場施加到與高濃度區(qū)相接觸的柵絕緣膜。結(jié)果，很可能會(huì)發(fā)生柵絕緣膜的介質(zhì)擊穿。這使得難以提供具有足夠高的擊穿電壓的半導(dǎo)體器件。
[0008]為了解決這種問題做出了本發(fā)明，且其目的在于提供一種具有高擊穿電壓和低導(dǎo)通電阻的碳化硅半導(dǎo)體器件，以及制造這種碳化硅半導(dǎo)體器件的方法。
[0009]問題的解決方案
[0010]本發(fā)明的碳化硅半導(dǎo)體器件包括碳化硅襯底、體區(qū)、源區(qū)、柵絕緣膜、柵電極、第一主電極和第二主電極。該碳化娃襯底具有第一主表面和與該第一主表面相反的第二主表面。該碳化硅襯底具有用于提供第一導(dǎo)電類型的雜質(zhì)。該碳化硅襯底具有第一至第三部分。該第一部分基于作為參考的第二主表面布置得比第一深度位置深。該第二部分布置為從第一深度位置延伸到比第一深度位置淺的第二深度位置。該第三部分布置為從第二深度位置延伸到第二主表面。第一至第三部分分別具有第一至第三雜質(zhì)濃度。第二雜質(zhì)濃度比第一雜質(zhì)濃度高。第三雜質(zhì)濃度不小于第一雜質(zhì)濃度且小于第二雜質(zhì)濃度。該體區(qū)提供在碳化硅襯底的一部分第二主表面上。該體區(qū)具有用于提供第二導(dǎo)電類型的雜質(zhì)。該體區(qū)在比第一深度位置淺的且比第二深度位置深的深度位置處具有用于提供第二導(dǎo)電類型的雜質(zhì)的濃度峰值。該源區(qū)提供在一部分體區(qū)上。該源區(qū)具有第一導(dǎo)電類型。該柵絕緣膜提供在體區(qū)上以使在碳化硅襯底中具有第一導(dǎo)電類型的部分與源區(qū)相互連接。該柵電極提供在柵絕緣膜上。該第一主電極提供在碳化硅襯底的第一主表面上。該第二主電極與源區(qū)相接觸。
[0011]根據(jù)該碳化硅半導(dǎo)體器件，由于在碳化硅襯底中將第一部分的雜質(zhì)濃度制作得比第二部分的雜質(zhì)濃度低，所以耗盡層容易在第一部分中延伸。因此，抑制了碳化硅襯底的介質(zhì)擊穿。另外，由于在碳化硅襯底中將第三部分的雜質(zhì)濃度制作得比第二部分的雜質(zhì)濃度低，所以耗盡層容易在第三部分中延伸。這降低了施加到面向第三部分的柵絕緣膜的電場。因此，抑制了柵絕緣膜的介質(zhì)擊穿。即，在碳化硅襯底和柵絕緣膜的每個(gè)中抑制了介質(zhì)擊穿。因此，能夠改善碳化硅半導(dǎo)體器件的擊穿電壓。而且，根據(jù)該碳化硅半導(dǎo)體器件，在碳化硅襯底中將第二部分的雜質(zhì)濃度制作得比第一部分的雜質(zhì)濃度高。因此，能夠抑制耗盡層從在對(duì)應(yīng)于第二部分的深度位置處具有雜質(zhì)濃度峰值的體區(qū)向第二部分延伸。這導(dǎo)致了碳化硅半導(dǎo)體器件的低導(dǎo)通電阻。如上所述，根據(jù)本發(fā)明的碳化硅半導(dǎo)體器件，得到了高擊穿電壓和低導(dǎo)通電阻。
[0012]在該碳化硅半導(dǎo)體器件中，碳化硅襯底的第二部分可包含通過離子注入提供的雜質(zhì)。因此，經(jīng)由該離子注入可以改善第二部分的雜質(zhì)濃度。即，第二部分可以使用該離子注入以形成。
[0013]在該碳化硅半導(dǎo)體器件中，第三雜質(zhì)濃度可以等于第一雜質(zhì)濃度。因此，在碳化硅襯底中第三部分的雜質(zhì)濃度可以等于第一部分的雜質(zhì)濃度。因此，在該制造方法中，僅通過形成具有第一雜質(zhì)濃度和第三雜質(zhì)濃度共同濃度的外延層，然后執(zhí)行注入以增加第二部分的雜質(zhì)濃度，就能夠提供第一和第三部分。這更加簡化了制造該碳化硅半導(dǎo)體器件的方法。
[0014]在該碳化硅半導(dǎo)體器件中，第三雜質(zhì)濃度可以比第一雜質(zhì)濃度高。因此，碳化硅襯底的第三部分的電阻能夠制作得較小。因此，碳化硅半導(dǎo)體器件的導(dǎo)通電阻可以制作得較低。
[0015]在該碳化硅半導(dǎo)體器件中，碳化硅襯底的第三部分可具有不小于5nm且不大于1nm的厚度。由于第三部分具有不小于5nm的厚度，所以施加到面向第三部分的柵絕緣膜的電場可以制作得較小。由于第三部分具有不大于1nm的厚度，所以直到較淺的位置提供比第三部分的電阻率低的第二部分，以便碳化硅半導(dǎo)體器件的導(dǎo)通電阻能夠制作得較低。
[0016]根據(jù)本發(fā)明一個(gè)方面的制造碳化硅半導(dǎo)體器件的方法具有如下步驟。制備具有第一主表面和與第一主表面相反的第二主表面的且具有用于提供第一導(dǎo)電類型的雜質(zhì)的碳化硅襯底。將用于提供第一導(dǎo)電類型的雜質(zhì)注入到碳化硅襯底的第二主表面，使得在從第一深度位置到比第一深度位置淺的第二深度位置的區(qū)域中的單位體積的劑量變得大于比第一深度位置深的區(qū)域中的單位體積的劑量和從第二主表面到第二深度位置的區(qū)域中的單位體積的劑量的每個(gè)。將用于提供第二導(dǎo)電類型的雜質(zhì)注入到碳化硅襯底的第二主表面，以便在碳化硅襯底的一部分第二主表面中形成具有第二導(dǎo)電類型的體區(qū)。執(zhí)行注入用于提供第二導(dǎo)電類型的雜質(zhì)的步驟，以使單位體積的劑量在第一深度位置和第二深度位置之間具有峰值。通過將用于提供第一導(dǎo)電類型的雜質(zhì)注入到體區(qū)和充當(dāng)體區(qū)的區(qū)域之一的一部分中以形成具有第一導(dǎo)電類型的源區(qū)。在體區(qū)上形成柵絕緣膜以使在碳化硅襯底中具有第一導(dǎo)電類型的部分與源區(qū)相互連接。在柵絕緣膜上形成柵電極。在碳化硅襯底的第一主表面上形成第一主電極。形成與源區(qū)相接觸的第二主電極。
[0017]根據(jù)上述的一個(gè)方面的制造方法，作為在碳化硅襯底中注入雜質(zhì)的結(jié)果提供第一和第三部分。第一部分基于作為參考的第二主表面布置得比第一深度位置深。第二部分布置為從第一深度位置延伸到比第一深度位置淺的第二深度位置。第三部分布置為從第二深度位置延伸到第二主表面。第一至第三部分分別具有第一至第三雜質(zhì)濃度。第二雜質(zhì)濃度比第一雜質(zhì)濃度高。第三雜質(zhì)濃度不小于第一雜質(zhì)濃度且小于第二雜質(zhì)濃度。而且，體區(qū)形成為在比第一深度位置淺的且比第二深度位置深的深度位置處，具有用于提供第二導(dǎo)電類型的雜質(zhì)的濃度峰值。另外，由于在碳化硅襯底中將第一部分的雜質(zhì)濃度制作得比第二部分的雜質(zhì)濃度低，所以耗盡層容易在第一部分中延伸。因此，抑制了碳化硅襯底的介質(zhì)擊穿。另外，由于在碳化硅襯底中將第三部分的雜質(zhì)濃度制作得比第二部分的雜質(zhì)濃度低，所以耗盡層容易在第三部分中延伸。這降低了施加到面向第三部分的柵絕緣膜的電場。因此，抑制了柵絕緣膜的介質(zhì)擊穿。即，在碳化硅襯底和柵絕緣膜的每個(gè)中抑制了介質(zhì)擊穿。因此，能夠改善碳化硅半導(dǎo)體器件的擊穿電壓。而且，根據(jù)該碳化硅半導(dǎo)體器件，在碳化硅襯底中將第二部分的雜質(zhì)濃度制作得比第一部分的雜質(zhì)濃度高。因此，能夠抑制耗盡層從在對(duì)應(yīng)于第二部分的深度位置處具有雜質(zhì)濃度峰值的體區(qū)向第二部分延伸。這導(dǎo)致了碳化硅半導(dǎo)體器件的低導(dǎo)通電阻。如上所述，根據(jù)該制造方法，得到了高的擊穿電壓和低的導(dǎo)通電阻。而且，根據(jù)該制造方法，通過注入雜質(zhì)能夠調(diào)整碳化硅襯底中的第一至第三部分之中的雜質(zhì)濃度的差異。
[0018]在根據(jù)上述的一個(gè)方面的制造方法中，可以在不使用離子注入掩膜的情況下，執(zhí)行將用于提供第一導(dǎo)電類型的雜質(zhì)注入到碳化硅襯底的第二主表面中的步驟。這更加簡化了制造方法。
[0019]在根據(jù)上述的一個(gè)方面的制造方法中，可以使用覆蓋體區(qū)和充當(dāng)體區(qū)的區(qū)域之一的至少一部分的注入掩膜，執(zhí)行將用于提