專利名稱：碳化硅半導(dǎo)體結(jié)構(gòu)上的層疊電介質(zhì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及碳化硅器件，特別是絕緣柵器件，以及包含器件鈍化、邊緣終端或場(chǎng)絕緣的器件，這種器件以碳化硅形成，因?yàn)樘蓟杈哂袃?yōu)良的物理和電學(xué)特性。
對(duì)于電子器件，特別是功率器件，碳化硅具有多種物理、化學(xué)和電子特性優(yōu)點(diǎn)。在物理特性方面，該材料非常硬，并且具有極高的熔點(diǎn)，具有堅(jiān)固的物理特性。在化學(xué)特性方面，碳化硅耐化學(xué)侵蝕性很高，因而具有化學(xué)穩(wěn)定性和熱穩(wěn)定性。但是也許是最重要的，碳化硅具有優(yōu)異的電子特性，包括高的擊穿場(chǎng)強(qiáng)，相對(duì)寬的能帶隙(對(duì)于6H多型體在室溫約是2.9eV)，高飽和電子漂移速度，明顯有利于大功率運(yùn)行、高溫運(yùn)行、輻射硬度、在光譜的藍(lán)色、紫色和紫外區(qū)的高能光子的吸收和發(fā)射。
因此，對(duì)碳化硅器件的注意力快速增長(zhǎng)，功率器件是一個(gè)特別引人注意的領(lǐng)域。這里所用的“功率”器件是指設(shè)計(jì)用于功率轉(zhuǎn)換和控制、或者用于處理高電壓和大電流的器件，或者用于兩者的器件。雖然術(shù)語(yǔ)例如“強(qiáng)場(chǎng)”和“高溫”在性質(zhì)上是相對(duì)的，并且經(jīng)常以某種隨意的方式使用，但是“強(qiáng)場(chǎng)”器件通常工作在每厘米1兆伏以上的強(qiáng)場(chǎng)下，“高溫”器件通常是指在硅器件的工作溫度之上能夠工作的器件，即至少在200℃，最好在250℃-400℃，甚至更高。對(duì)于功率器件，主要關(guān)系包括器件能夠(或必須)處理的功率的絕對(duì)值，由材料特性和可靠性決定的對(duì)器件工作的限制。
碳化硅基絕緣柵器件、特別是氧化物柵器件例如MOSFET當(dāng)然必須包括絕緣材料，以便作為IGFET工作。同樣，MIS電容器需要絕緣體。但是，通過(guò)內(nèi)設(shè)絕緣材料，使得器件的某些物理和工作特性受限于絕緣體的特性，而不是受限于碳化硅的特性。具體地，在碳化硅MOSFET和相關(guān)器件中，二氧化硅(SiO2)提供優(yōu)異的絕緣體，該絕緣體具有寬的帶隙，并且在氧化物與碳化硅半導(dǎo)體材料之間具有良好的界面。這樣，二氧化硅作為碳化硅IGFET中的絕緣材料是有益的。盡管如此，在高溫或強(qiáng)場(chǎng)或者兩者都存在的情況下，碳化硅能夠滿意地工作，但二氧化硅卻會(huì)電擊穿，即增加了缺陷，包括能夠產(chǎn)生從柵極金屬到碳化硅的電流通路的俘獲陷阱。換言之，在強(qiáng)電場(chǎng)或高溫(250℃～400℃)條件下，工作相當(dāng)長(zhǎng)的時(shí)間周期，即年復(fù)一年地工作，二氧化硅變得不可靠。當(dāng)然，應(yīng)該知道，可靠的半導(dǎo)體器件應(yīng)具有穩(wěn)定工作數(shù)萬(wàn)小時(shí)的統(tǒng)計(jì)概率。
另外，熟悉半導(dǎo)體和半導(dǎo)體器件特性的技術(shù)人員將認(rèn)識(shí)到，鈍化還代表針對(duì)結(jié)構(gòu)而不是針對(duì)絕緣柵的需要。例如，各種器件、例如臺(tái)面型和平面型二極管(或者金屬半導(dǎo)體FET中的肖特基接觸)中的結(jié)產(chǎn)生強(qiáng)場(chǎng)，通常被氧化層所鈍化，即使在無(wú)柵極的情況。這種氧化層在強(qiáng)場(chǎng)或高溫工作條件下會(huì)存在上述全部缺點(diǎn)。
因此，在使用二氧化硅作為絕緣體的碳化硅中形成的IGFET器件，因?yàn)槠骷亩趸璨糠值男孤┖蜐撛诘碾姄舸_(dá)不到碳化硅的理論容量。
雖然對(duì)于碳化硅IGFET的絕緣體部分可以采用其它可選擇材料，但是這些材料也存在其自身的缺點(diǎn)。例如，諸如鈦酸鋇鍶或二氧化鈦這些強(qiáng)電介質(zhì)，具有的介電常數(shù)在施加電場(chǎng)的條件下顯著地下降。其它材料與碳化硅的結(jié)晶界面質(zhì)量較差，從而產(chǎn)生的問(wèn)題(例如俘獲阱和泄漏電流)與其高介電常數(shù)所能解決的問(wèn)題同樣多。諸如五氧化二鉭(Ta2O5)和二氧化鈦(TiO2)的其它材料，在高溫下出現(xiàn)過(guò)量的泄漏電流。于是，用其它電介質(zhì)簡(jiǎn)單替換二氧化硅，在其自身的方面產(chǎn)生了整體是新的問(wèn)題。
近來(lái)致力于解決該問(wèn)題的努力包括授予Harris的美國(guó)專利5763905“具有鈍化層的半導(dǎo)體器件”中所述的技術(shù)。Harris的‘905號(hào)專利看來(lái)有某些預(yù)言性，但是沒(méi)有報(bào)道基于所公開(kāi)的結(jié)構(gòu)的任何器件。
因此，需要這樣一種電介質(zhì)組成或結(jié)構(gòu)，其應(yīng)能夠可靠地承受強(qiáng)電場(chǎng)、同時(shí)使電流泄漏減到最小或者消除，同時(shí)工作在高溫下，以便發(fā)揮碳化硅的電特性的全部?jī)?yōu)點(diǎn)。
本發(fā)明的目的和概述因此，本發(fā)明的目的在于提供一種用于碳化硅基IGFET的電介質(zhì)結(jié)構(gòu)，能夠發(fā)揮碳化硅的功率處理能力。
為了實(shí)現(xiàn)本發(fā)明的目的，提供一種用于碳化硅器件的電介質(zhì)結(jié)構(gòu)，包括，碳化硅層(或器件)，位于碳化硅層上的二氧化硅層，位于二氧化硅層上的另一絕緣材料層，該絕緣材料層具有的介電常數(shù)大于二氧化硅的介電常數(shù)，和與絕緣材料接觸的柵極(對(duì)于柵極器件)。在優(yōu)選實(shí)施例中，電介質(zhì)結(jié)構(gòu)包括位于強(qiáng)電介質(zhì)與柵極之間的SiO2覆蓋層。
在另一方案中，本發(fā)明提供一種絕緣柵器件，例如MISFET，其中內(nèi)置了本發(fā)明的電介質(zhì)結(jié)構(gòu)作為電介質(zhì)結(jié)構(gòu)作為柵絕緣體。
在另一方案中，本發(fā)明提供用于碳化硅器件的鈍化、邊緣終端或場(chǎng)絕緣。
在另一方案中，本發(fā)明提供一種大功率半導(dǎo)體器件，其中有源部分由碳化硅形成，包括在外加電勢(shì)下承受強(qiáng)電場(chǎng)的鈍化部分。這些鈍化部分按如下順序形成，位于碳化硅部分上的二氧化硅層，位于二氧化硅上介電常數(shù)大于二氧化硅的另一絕緣材料層，和位于強(qiáng)電介質(zhì)層上的二氧化硅覆蓋層。
通過(guò)以下參考附圖的詳細(xì)說(shuō)明，將可更加了解本發(fā)明的上述和其它目的以及優(yōu)點(diǎn)，和實(shí)現(xiàn)本發(fā)明的方式。
附圖的簡(jiǎn)要說(shuō)明

圖1是本發(fā)明的第一實(shí)施例的剖面圖。
圖2是本發(fā)明的第二實(shí)施例的剖面圖。
圖3是根據(jù)本發(fā)明的IGFET的剖面圖。
圖4是根據(jù)本發(fā)明的MIS電容器的剖面圖。
圖5是針對(duì)傳統(tǒng)的熱氧化物與本發(fā)明的絕緣體的電子遷移率與柵電壓的對(duì)比曲線圖。
圖6是根據(jù)本發(fā)明鈍化的平面二極管的剖面圖。
圖7是器件壽命與電場(chǎng)的對(duì)比曲線圖。
圖8是根據(jù)本發(fā)明的另一場(chǎng)效應(yīng)器件的剖面圖。
圖9是器件壽命與電場(chǎng)的另一對(duì)比曲線圖。
詳細(xì)說(shuō)明本發(fā)明是一種電介質(zhì)結(jié)構(gòu)，用于寬帶隙半導(dǎo)體材料以及由這種材料形成的相關(guān)器件。根據(jù)本發(fā)明的器件結(jié)構(gòu)，具體的是基本MIS電容器，如圖1所示，概括地由標(biāo)號(hào)10代表。該結(jié)構(gòu)包括碳化硅層11，其可以是襯底部分或碳化硅的外延層。這種單晶碳化硅襯底和各種外延層的制造，可以根據(jù)與本發(fā)明共同受讓(或許可)的美國(guó)專利所公開(kāi)的各種技術(shù)來(lái)進(jìn)行。這些專利包括Nos.Re.34861；4912063；4912064；4946547；4981551和5087576，但并不僅限于這些，所有這些內(nèi)容全部在此作為參考引證。襯底或外延層可以選自3C、4H、6H和15R多型體的碳化硅，其中4H多型體通常優(yōu)選用于大功率器件。具體地，4H多型體的高電子遷移率使得其在垂直形狀器件方面引人注意。器件結(jié)構(gòu)10還包括位于碳化硅層上的二氧化硅層12。二氧化硅具有極寬的帶隙(在室溫約是9eV)，與碳化硅構(gòu)成優(yōu)異的物理和電子界面。這樣，除了象技術(shù)領(lǐng)域和背景技術(shù)所述的那樣，在高溫強(qiáng)電場(chǎng)的其特性較弱之外，對(duì)于許多目的而言二氧化硅是優(yōu)選的絕緣體。
因此，本發(fā)明進(jìn)一步包括位于二氧化硅層12上的另一絕緣材料層13。選擇該層13的介電常數(shù)(ε)大于二氧化硅的介電常數(shù)，其還具有能夠承受高溫工作的物理和化學(xué)特性，這種高溫工作是器件的碳化硅部分所需要的。在優(yōu)選實(shí)施例中，強(qiáng)電介質(zhì)材料選自(但并不限于)氮化硅、鈦酸鋇鍶((Ba，Sr)TiO3)、二氧化鈦(TiO2)、五氧化二鉭(Ta2O5)、氮化鋁(AlN)和氧化的氮化鋁之中，以氮化硅和氧化的氮化鋁為優(yōu)選，氮化硅(Si3N4)最為優(yōu)選。對(duì)絕緣材料層13制作柵接觸14，可使偏壓施加于器件結(jié)構(gòu)。
圖2展示了器件(也是MIS電容器)的第二實(shí)施例，概括地由標(biāo)號(hào)15表示。如圖1所示，第二實(shí)施例包括碳化硅層16(外延層或襯底)，第一二氧化硅層17，根據(jù)上述準(zhǔn)則選擇的絕緣材料20，和位于柵極接觸22與絕緣層20之間的第二二氧化硅層21。第二二氧化硅層21提供一種阻擋層，防止電荷在柵極金屬與強(qiáng)電介質(zhì)材料之間通過(guò)。
在優(yōu)選實(shí)施例中，二氧化硅層12或17是熱形成的，隨后通過(guò)化學(xué)汽相淀積(CVD)淀積絕緣層13或20。但是，絕緣層可以通過(guò)任何適當(dāng)?shù)募夹g(shù)形成，例如，通過(guò)濺射淀積金屬然后對(duì)其氧化可以形成一定的氧化物。作為另一實(shí)施例，可以通過(guò)等離子體增強(qiáng)CVD(PECVD)淀積Si3N4。因?yàn)镾iO2層12或17是用于防止隧穿，所以不必特別地厚。另外，SiO2層最好保持更厚，以便可以抑制熱氧化的程度。正如熟悉這些材料的技術(shù)人員所知的，注入可以影響SiC氧化的方式。于是，如果在已經(jīng)注入SiC部分的器件或前體上進(jìn)行廣泛的氧化，所得到的氧化部位將在厚度上互不相同，在一定范圍內(nèi)不利于特性。因此，限制氧化量有助于使這種問(wèn)題最小化或者消除。另外，可以淀積氧化物(例如CVD)避免所有問(wèn)題。
在優(yōu)選實(shí)施例中，第一二氧化硅層17或12的厚度不大于約100埃，同時(shí)絕緣材料層(13或20)可以約是500埃厚。換言之，每個(gè)氧化層是鈍化結(jié)構(gòu)總厚度的約0.5％和33％之間，其余部分是絕緣材料。在優(yōu)選實(shí)施例中，氧化層均約是總厚度的20％，優(yōu)選的氮化物絕緣體約是總厚度的60％。
圖3和4展示了根據(jù)本發(fā)明的各個(gè)IGFET和MIS電容器。圖3展示了概括地由標(biāo)號(hào)24表示的IGFET，具有為第一導(dǎo)電類型的第一碳化硅部分25。根據(jù)本發(fā)明的柵絕緣結(jié)構(gòu)位于第一碳化硅部分25上，由括號(hào)26表示。分別地講，柵絕緣體包括二氧化硅層27和絕緣材料層30，絕緣材料層的介電常數(shù)大于碳化硅的介電常數(shù)。在圖3所示實(shí)施例中，絕緣體26還包括第二二氧化硅層31。圖3的IGFET還包括柵極接觸32和第二和第三碳化硅各個(gè)部分33和34，它們具有的導(dǎo)電類型與第一碳化硅部分25的相反。對(duì)部分33和34制作各個(gè)歐姆接觸35和36，形成FET的源和漏部位。正如圖3中的虛線所示，使用場(chǎng)氧化37可以使例如IGFET24的器件相互分離。熟悉這種器件和由這種器件制成的集成電路的技術(shù)人員可知，場(chǎng)氧化部分37用于使器件與其它器件分離。雖然場(chǎng)氧化不與柵絕緣部分26直接電氣相關(guān)，但是本發(fā)明的絕緣體結(jié)構(gòu)能夠提供與場(chǎng)絕緣體相同的優(yōu)點(diǎn)。
圖4展示了根據(jù)本發(fā)明的MIS電容器，特別是與美國(guó)專利4875083類似的可變電容器件，該專利在此引證參考。圖4的電容器概括地由標(biāo)號(hào)40表示，包括摻雜的碳化硅部分41和位于摻雜的碳化硅部分之上的電容絕緣體部分。電容絕緣體部分包括位于碳化硅部分之上的二氧化硅層42，另一絕緣材料層43，其介電常數(shù)大于二氧化硅的介電常數(shù)。在圖4所示的實(shí)施例中，電容器40還包括位于另一絕緣材料層43與表示為45的柵極接觸之間的第二二氧化硅層44。接觸45可以由金屬或適當(dāng)?shù)膶?dǎo)電半導(dǎo)體制成，例如足夠摻雜給出要求接觸特性的多晶硅。對(duì)摻雜的碳化硅部分41制作歐姆接觸46，該歐姆接觸46在所示實(shí)施例中形成環(huán)，圖4的剖面圖中展示了其兩個(gè)剖面，以便施加于金屬接觸45的偏壓可變地耗盡摻雜的碳化硅部分41，來(lái)對(duì)應(yīng)地改變電容器40的電容量。如圖3的實(shí)施例所示，通常也可以包括場(chǎng)氧化部分47，使器件與其相鄰的器件分離。如上所述，部分47也可以結(jié)合在本發(fā)明的電介質(zhì)結(jié)構(gòu)中。
熟悉半導(dǎo)體器件的技術(shù)人員可知，圖1-4和6在其表示的各種絕緣柵和金屬-絕緣體-半導(dǎo)體結(jié)構(gòu)中，只是舉例性的展示，而不是限制。這樣，雖然圖1-4和6一般展示了平面結(jié)構(gòu)和器件，但應(yīng)知道，本發(fā)明的絕緣體結(jié)構(gòu)可以廣泛地應(yīng)用于各種器件形狀，例如UMISFET?？梢詰?yīng)用本發(fā)明的電介質(zhì)結(jié)構(gòu)的其它柵結(jié)構(gòu)，包括MISFET、絕緣柵雙極晶體管(IGBT)、MOS截止晶閘管(MTO)、MOS控制的晶閘管(MCT)和累積FET(ACCUFET)。本發(fā)明可以提供增強(qiáng)鈍化、邊緣終端、或場(chǎng)氧絕緣的無(wú)柵極結(jié)構(gòu)，包括p-i-n二極管、肖特基整流器、和金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)。
本發(fā)明對(duì)于包括橫向的功率MOSFET和雙擴(kuò)散的MOSFET(DMOSFET)的特定結(jié)構(gòu)也能提供相同的優(yōu)點(diǎn)，這些是垂直取向器件(即在襯底的相反表面上具有源和漏)?？闪信e的器件如美國(guó)專利5,506,421和5,726,463所公開(kāi)的；這兩個(gè)專利的內(nèi)容在此全部作為參考引證。另外的可列舉的器件例如可見(jiàn)下列共同未決的美國(guó)專利中請(qǐng)，1996年4月15日申請(qǐng)的No.08/631926(“碳化硅CMOS和制造方法”)，1998年6月8日申請(qǐng)的No.09/093207(“采用注入和橫向擴(kuò)散制造碳化硅功率器件的自對(duì)準(zhǔn)方法”)，和1998年6月8日申請(qǐng)的No.09/093208(“通過(guò)控制退火形成碳化硅功率器件的方法”)。
圖8展示了由標(biāo)號(hào)60概括地表示的雙擴(kuò)散或雙注入MOSFET，其中結(jié)合了本發(fā)明的絕緣體結(jié)構(gòu)。如圖8所示，在p型阱62中由n＋區(qū)61形成晶體管的源，阱62按上述應(yīng)用的方式配置在如外延層63所示的碳化硅部分中。區(qū)域63代表晶體管的漏漂移區(qū)，該晶體管具有64表示的n＋漏、65表示的漏接觸、和66表示的適當(dāng)引線。同樣地，源接觸分別由67表示，并具有引線70。根據(jù)本發(fā)明和優(yōu)選實(shí)施例形成的柵絕緣體結(jié)構(gòu)，包括第一二氧化硅層71，氮化硅層72，和第二二氧化硅層73。柵極金屬接觸74及其引線75完整地構(gòu)成了該結(jié)構(gòu)。在工作中，對(duì)柵極接觸74施加偏壓時(shí)，p型區(qū)62被耗盡形成反轉(zhuǎn)層。熟悉這些器件的技術(shù)人員還可知，如果漏部分64在其結(jié)構(gòu)上從n＋導(dǎo)電型改變?yōu)閜型導(dǎo)電型，則所得結(jié)構(gòu)應(yīng)代表絕緣柵雙極晶體管(IGBT)。
通過(guò)在二氧化硅之上層疊第二電介質(zhì)材料，所得結(jié)構(gòu)改善了柵極或場(chǎng)鈍化。二氧化硅接著在碳化硅上提供大的電阻擋層(即其有9eV的帶隙)，防止層疊的電介質(zhì)泄漏電流。在互補(bǔ)形式中，與單一電介質(zhì)層相比，附加的電介質(zhì)材料(其具有更高的介電常數(shù))改善了高溫強(qiáng)電場(chǎng)的可靠性。這樣，層疊電介質(zhì)與兩種不同材料的功能強(qiáng)度結(jié)合，在碳化硅上形成的電介質(zhì)比單一材料所能達(dá)到的更好。因此，在充電或有源狀態(tài)方面，二氧化硅與碳化硅形成的界面好于其與任何其他電介質(zhì)材料形成的界面。
與二氧化硅層疊所選用的材料的介電常數(shù)是一個(gè)重要的考慮方面，因?yàn)殡娊橘|(zhì)中的電場(chǎng)將直接與靠近碳化硅的電場(chǎng)相關(guān)，還與層疊的電介質(zhì)和碳化硅的介電常數(shù)的比例相關(guān)。表1綜合了用于某些普通半導(dǎo)體器件的介電常數(shù)，還列出了碳化硅作為品質(zhì)因數(shù)。
表1

*(Ba，Sr)TiO3的介電常數(shù)隨外加電場(chǎng)而顯著降低。
估算的。
在表1中，臨界電場(chǎng)代表材料即將被擊穿的電場(chǎng)強(qiáng)度。工作電場(chǎng)是在符合要求的時(shí)間周期例如至少10年，使電介質(zhì)幾乎或根本不產(chǎn)生退化的最強(qiáng)電場(chǎng)。
本發(fā)明通過(guò)使用介電常數(shù)大于二氧化硅的電介質(zhì)材料，提高了碳化硅上的柵極或場(chǎng)鈍化的可靠性。在這方面，高斯定律要求即將是半導(dǎo)體中的電場(chǎng)的電介質(zhì)中的電場(chǎng)乘以系數(shù)(ε半導(dǎo)體/ε電介質(zhì))。因此，介電常數(shù)大于碳化硅的介電常數(shù)的材料將具有的電場(chǎng)小于附近的碳化硅。因此，可作為功率器件的柵極電介質(zhì)或鈍化材料應(yīng)用的材料的臨界值，是電場(chǎng)強(qiáng)度(E)與介電常數(shù)(ε)的乘積。乘積εE理想地將大于碳化硅。
在這方面，表1列出了幾種可以與二氧化硅層疊的電介質(zhì)，產(chǎn)生的絕緣體結(jié)構(gòu)將好于這兩種材料單獨(dú)使用時(shí)的電性能。然而，額外的材料可以用于電介質(zhì)結(jié)構(gòu)，選擇并不限于表1這些。
本發(fā)明的層疊電介質(zhì)具有四個(gè)重要特性，能夠使碳化硅MIS器件工作在高溫下或強(qiáng)柵極電壓下第一，可以淀積體電介質(zhì)，從而避免SiC的熱消耗。如上所述，熱生長(zhǎng)的二氧化硅趨于在注入?yún)^(qū)更快速地消耗碳化硅，如此導(dǎo)致物理臺(tái)階和注入?yún)^(qū)邊緣的較強(qiáng)電場(chǎng)。第二，絕緣體結(jié)構(gòu)的SiO2部分與碳化硅具有高質(zhì)量的界面。第三，多層結(jié)構(gòu)使高溫(250-400℃)下的泄漏電流最小。第四，非SiO2部分提供了相當(dāng)高的介電常數(shù)，于是由高斯定律所決定的，降低了非SiO2部分中的電場(chǎng)。
在制造特定結(jié)構(gòu)中，本發(fā)明的層疊電介質(zhì)的物理厚度一般不同于單一電介質(zhì)層，其差異由介電常數(shù)決定。另外，目前層疊電介質(zhì)最好用作為底層(即與碳化硅接觸的一層)的二氧化硅構(gòu)成，因?yàn)檫@是在高溫下所能接受的泄漏電流所要求的。
MIS電容器使用表2中的材料并且包括本發(fā)明的那些材料制造電容器。在優(yōu)選實(shí)施例中，采用三步工序的工藝制造二氧化硅、氮化硅和二氧化硅各層。首先，在氧化爐中在碳化硅上熱生長(zhǎng)高質(zhì)量的二氧化硅，厚度約是100埃()。優(yōu)選的氧化技術(shù)如1995年11月8日申請(qǐng)的名稱為“用于減少碳化硅上的氧化層中的缺陷的方法”的共同未決和共同受讓的申請(qǐng)No.08/554319所記載的，這些內(nèi)容在此全部引證作為參考。接著，采用以硅烷(SiH4)和氨(NH3)作為源氣體的低壓化學(xué)汽相淀積(LPCVD)，淀積500的氮化物層。然后在濕環(huán)境氣氛中在950℃下對(duì)這種氮化物層進(jìn)行3小時(shí)氧化，形成厚度在約50-100埃的二氧化硅的第二層。
在±15伏特的范圍內(nèi)對(duì)這些MIS電容器測(cè)量DC泄漏電流。這種電場(chǎng)對(duì)應(yīng)于每厘米大約3兆伏的電場(chǎng)。表2列出了對(duì)不同的MIS電容器測(cè)量的按每平方厘米微安(μA/cm2)的泄漏電流。然后在250℃測(cè)量在室溫下具有最小泄漏電流的電容器。在此溫度的泄漏電流在表中標(biāo)記為“HT泄漏”。破折號(hào)表示沒(méi)有測(cè)量到泄漏(小于500微微安)，而“過(guò)高”表示絕緣體在室溫的泄漏過(guò)高，不能在250℃進(jìn)行測(cè)量。
表2

正如表2表明的，在具有一些例如氮化鋁的碳化硅上，幾種電介質(zhì)不能良好地絕緣，即使在室溫也缺少滿意的特性。只有包含二氧化硅的結(jié)構(gòu)在250℃能夠在碳化硅上良好地絕緣。這最可能是與電介質(zhì)材料的帶隙和所得的具有碳化硅的低帶隙偏移(阻擋層高度)相關(guān)。碳化硅的帶隙約是3eV，對(duì)于要絕緣的材料要求阻擋層高度至少約是2eV。這樣，在碳化硅上，電介質(zhì)材料或結(jié)構(gòu)應(yīng)具有至少約7eV的帶隙。單獨(dú)地，具有6eV帶隙的氮化硅于是被預(yù)料并確實(shí)出現(xiàn)了問(wèn)題，正如表2所報(bào)道的泄漏電流測(cè)量值所示。氮化鋁的帶隙(6.2eV)完全不同于氮化硅，氮化鋁實(shí)際上具有更高的泄漏電流。由氮化鋁和氮化硅證實(shí)的泄漏電流能夠避免這些材料用做單一柵電介質(zhì)。另外，對(duì)這些絕緣體的進(jìn)一步分析限于評(píng)價(jià)凈氧化物電荷。
雖然對(duì)于高溫強(qiáng)電場(chǎng)器件鈍化應(yīng)用電介質(zhì)必須具有高的可靠性，這種可靠性代表一種必然性，但是沒(méi)有足夠的特性，也可以使其應(yīng)用于MIS器件的柵極層。對(duì)于這種應(yīng)用，帶電的體缺陷和電有源界面的缺陷必須最小化。帶電的體缺陷將會(huì)在器件中引起電壓漂移，而電有源界面缺陷將使溝道遷移率降低。
帶電的體缺陷一般稱為“固定的氧化物電荷”，通過(guò)由室溫高頻電容-電壓(CV)曲線決定的平帶電壓來(lái)測(cè)量。發(fā)生平帶電容的實(shí)際電壓與理想值之間的任何差異，構(gòu)成金屬半導(dǎo)體的功函數(shù)，其歸因于這種固定的氧化物電荷。但是，對(duì)于諸如碳化硅的寬帶隙半導(dǎo)體，術(shù)語(yǔ)“固定的氧化物電荷”是不適用的。這種計(jì)算的電荷密度包括來(lái)自界面態(tài)的貢獻(xiàn)，其中許多在室溫出現(xiàn)固定的氧化物電荷。按此原因，這種計(jì)算的電荷密度這里稱為“凈氧化物電荷”。
在電介質(zhì)-半導(dǎo)體界面的電有源缺陷稱為界面態(tài)。這些狀態(tài)通過(guò)俘獲和釋放電子，或者通過(guò)提供將對(duì)電流流動(dòng)施加力的帶電位點(diǎn)，可以使MIS器件的溝道遷移率嚴(yán)重地退化。這兩種缺陷將抑制電流流動(dòng)，從而降低溝道遷移率。
因此，表3對(duì)比了各種電容器的凈氧化物電荷密度和測(cè)量到的最小界面態(tài)密度。
表3凈氧化物電荷(1011cm-2)

界面態(tài)密度(1010cm-2eV-1)

凈氧化物電荷和界面態(tài)密度在熱氧化物和LPCVD氧化物上是最低的，在這些樣品之間沒(méi)有顯著的差異。對(duì)于n型樣品，凈氧化物電荷和界面態(tài)密度，在二氧化硅/氮化硅/二氧化硅樣品(也稱為“ONO”結(jié)構(gòu))上明顯降低。這種碳化硅/絕緣體界面質(zhì)量，在二氧化硅形成與碳化硅的界面時(shí)明顯是優(yōu)異的。
如表4所示，二氧化硅層特別是在高溫下具有最高的擊穿電場(chǎng)，而與它們的生長(zhǎng)或淀積方式無(wú)關(guān)。1100℃熱生長(zhǎng)的氧化物具有最高的擊穿電場(chǎng)，幾乎和淀積的氧化物一樣高。
雖然擊穿電場(chǎng)是重要的，但是也必須考慮電介質(zhì)。表4列出了在室溫和350℃兩種情況下，對(duì)三類晶片(如果可能)平均的擊穿電場(chǎng)然后乘以經(jīng)驗(yàn)介電常數(shù)(ε)的測(cè)量值。對(duì)ONO、熱生長(zhǎng)氧化物、淀積氧化物和氮氧化鋁測(cè)量EBε的最大乘積。
表4最大擊穿電場(chǎng)(MV/cm)室溫

350℃

對(duì)6H n型SiC MIS電容器在350℃進(jìn)行時(shí)間-偏壓測(cè)量，結(jié)果如圖7所示。這里，測(cè)量點(diǎn)用符號(hào)標(biāo)記，指數(shù)最小二乘擬合由線表示。這些器件的使用壽命是低的，這特別是由于小的樣品尺寸。但是，這些數(shù)據(jù)對(duì)于在350℃下n型SiC上的氧化物不是典型的。
ONO電容器有最高的使用壽命，在給定外加電場(chǎng)下，與淀積氧化物和熱氧化物相比，使用壽命的提高幅度大于一個(gè)數(shù)量級(jí)。雖然ONO電容器的p型界面質(zhì)量并不是與熱氧化物或淀積的氧化物同樣好，但是n型界面質(zhì)量好于任何其它材料。
MISFET除了電容器之外，也采用熱氧化物和層疊的ONO電介質(zhì)，制造幾種平面金屬-絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管。通過(guò)對(duì)比不同電介質(zhì)材料的擊穿電壓，進(jìn)行MOSFET的堅(jiān)固性的附加對(duì)比。在室溫和350℃測(cè)量電介質(zhì)的電場(chǎng)強(qiáng)度，結(jié)果如表5所示。
表5

電介質(zhì)在此電壓下實(shí)際上未被擊穿，但有泄漏。
如上所示，由于注入的源和漏區(qū)氧化快于非注入的溝道區(qū)，所以熱氧化導(dǎo)致物理臺(tái)階。在注入?yún)^(qū)域上生長(zhǎng)的熱氧化物也比在非注入材料上生長(zhǎng)的那些更弱。在熱氧化的MOSFET中結(jié)合這兩種效應(yīng)，其中該臺(tái)階增強(qiáng)了最弱氧化物的區(qū)域和電場(chǎng)。于是，熱氧化的MOSFET的擊穿電場(chǎng)從MOS電容器所證實(shí)的擊穿電場(chǎng)明顯地降低。
淀積的氧化物比熱生長(zhǎng)氧化物有更高的擊穿電場(chǎng)，但是最高的擊穿電場(chǎng)是由ONO電介質(zhì)層實(shí)現(xiàn)的。電場(chǎng)在350℃稍低，但是擊穿電壓大概是器件可靠性的更好標(biāo)志，因?yàn)闉榱司哂邢嗤臇艠O電容，氮化硅柵絕緣體必須較厚。于是證實(shí)ONO結(jié)構(gòu)幾乎把熱氧化器件的高溫?fù)舸╇妷禾岣吡艘槐丁?br> 寬FET(“寬”FET具有大約等于其柵極長(zhǎng)度的柵極寬度)的溝道遷移率由MISFET的線形區(qū)決定。漏電壓是0.25伏，柵極電壓按1伏一檔從0-10伏升高。從各個(gè)柵極電壓之間的導(dǎo)電性計(jì)算遷移率，這與閾值電壓無(wú)關(guān)。圖5把由層疊的ONO電介質(zhì)制造的MISFET的遷移率與由熱氧化物制造的MISFET進(jìn)行對(duì)比。ONO MISFET具有稍高的遷移率。圖5展示了ONO層疊電介質(zhì)結(jié)構(gòu)至少與在這些器件中的熱氧化物同樣地好。
通過(guò)對(duì)4×100μm柵極施加15V(3MV/cm)的柵極電壓，源極、漏極和襯底接地，監(jiān)視柵極電流直至達(dá)到1nA的滿意電流，由此測(cè)量MISFET器件在高溫下的可靠性。這種滿意電流對(duì)應(yīng)于0.25mA/cm2的電流密度。柵極電壓提高到5V以上的可能使用電壓，加速這種測(cè)試。
表6把采用層疊ONO電介質(zhì)制造的MISFET的高溫可靠性與具有熱二氧化硅和淀積的二氧化硅的MISFET進(jìn)行對(duì)比。ONOMISFET具有明顯好的高溫使用壽命，例如好100多倍以上。另外，封裝的MISFET成功地工作了240小時(shí)。
表6具有15V(3MV/cm)柵極偏壓的器件在350℃下的使用壽命

在350℃對(duì)ONO樣品做75小時(shí)的無(wú)損晶片測(cè)試。在這一點(diǎn)上，決定對(duì)封裝器件進(jìn)行測(cè)試，因?yàn)槠骷饘偃绻?50℃暴露在空氣中幾天將會(huì)氧化。在350℃對(duì)封裝部分進(jìn)行測(cè)試。但是并不能容易地控制封裝器件的準(zhǔn)確溫度，于是估計(jì)的測(cè)試溫度大概更接近335℃而不是350℃。不過(guò)，ONO樣品在335℃經(jīng)受了10天(240小時(shí))。
圖9還展示了與電容器結(jié)果對(duì)比的MISFET使用壽命。當(dāng)與電容器對(duì)比時(shí)，具有干-濕熱氧化物的MISFET的使用壽命明顯降低。這最可能是由于通過(guò)注入?yún)^(qū)的加速生長(zhǎng)而在源和漏區(qū)產(chǎn)生了物理臺(tái)階。淀積的氧化物MISFET失效非常接近其預(yù)計(jì)時(shí)間，但是稍低。ONO MISFET失效幾乎準(zhǔn)確的是從MIS電容器數(shù)據(jù)所預(yù)計(jì)的那樣。
二極管除了MIS電容器之外，制備4個(gè)晶片批次的平面二極管。舉例的器件50的剖面如圖6所示。用各種劑量注入頂部p層51。第二注入，結(jié)終端延伸(JTE)52靠近第一注入進(jìn)行，減少場(chǎng)擁擠。雖然JTE注入有助于減少器件邊緣的場(chǎng)擁擠，但是要求在晶片上有高質(zhì)量的電介質(zhì)53用于鈍化。平面二極管的形狀是圓形的。電介質(zhì)53根據(jù)本發(fā)明由氧化物/氮化物/氧化物形成。特別是，全部三層都通過(guò)PECVD淀積。
為了與PECVD Si3N4和PECVD SiO2作為單層絕緣體進(jìn)行對(duì)比的目的，重復(fù)該制造。
由二極管構(gòu)成的這種器件所使用掩模組的半徑在100-500μm變化，而JTE注入的寬度在50-150Hm之間變化。外延層應(yīng)承受5kV，但是這些器件的JTE設(shè)計(jì)成僅能阻擋3kV，以便使更多的壓力置于鈍化上。該器件性能對(duì)鈍化更為敏感，因?yàn)镴TE注入不終止由更高電壓產(chǎn)生的全部電場(chǎng)。因此，鈍化必須能夠承受更大的電場(chǎng)。于是，這些器件被有意設(shè)計(jì)成有助于評(píng)價(jià)各種電介質(zhì)材料。
制備五個(gè)晶片用于制造高壓P-i-N二極管。用于這些器件的4Hn型襯底具有摻雜約1×1015cm-3生長(zhǎng)的50μm的n-層，和摻雜1×1018cm-3的1.2μm的p-層。
圖6還展示了器件的n型部分54、陽(yáng)極55和陰極56。
從在SiC晶片上腐蝕對(duì)準(zhǔn)掩模用于以后的掩模對(duì)準(zhǔn)，開(kāi)始二極管的制造。通過(guò)腐蝕穿過(guò)在大多數(shù)表面的頂部p型層，同時(shí)留下暴露的圓形p型陽(yáng)極區(qū)，由此確定陽(yáng)極結(jié)。使用厚(1.4μm)氧化物掩模，確定接受低劑量JTE注入的區(qū)域。選取氧化物掩模的厚度以及p型摻雜劑(鋁)的注入能量和劑量，以使只有要求的終端區(qū)域接受注入，而在不要求的區(qū)域完全阻擋。結(jié)區(qū)也接受這種注入工序，以便形成p型層的強(qiáng)表面摻雜，用于歐姆陽(yáng)極接觸。對(duì)注入的鋁進(jìn)行退火，使來(lái)自離子注入的損害減到最小，電擊活注入劑。
對(duì)每種類型的二極管測(cè)量擊穿電壓。氮化硅具有很大的泄漏量，在2.6kV被擊穿。氧化物器件具有低泄漏或沒(méi)有泄漏，在3.5kV左右擊穿。配置了本發(fā)明的電介質(zhì)結(jié)構(gòu)的器件達(dá)到5kV也沒(méi)有泄漏，在5.9kV的世界記錄水平被擊穿。
總之，本發(fā)明ONO電介質(zhì)提供了明顯的改進(jìn)。ONO層疊的MISFET的高溫使用壽命比已有技術(shù)的淀積氧化物好100多倍以上。這與高溫SiC功率器件和電路直接相關(guān)?；氐?MV/cm的可能的標(biāo)稱工作電場(chǎng)，可以預(yù)計(jì)ONO MOSFET在335℃將具有大于240000小時(shí)的使用壽命。
于是，目前對(duì)這幾種器件成功地證實(shí)，表明本發(fā)明的鈍化將可良好地工作于幾乎所有鈍化或絕緣柵極結(jié)構(gòu)。
在附圖和說(shuō)明書(shū)中，已經(jīng)公開(kāi)了本發(fā)明的典型實(shí)施例，雖然使用了特定術(shù)語(yǔ)，但是它們僅是用于一般描述的含義，并沒(méi)有限制的目的，本發(fā)明的范圍由后附的權(quán)利要求書(shū)確定。
權(quán)利要求
1.一種用于碳化硅半導(dǎo)體器件的電介質(zhì)結(jié)構(gòu)，所述電介質(zhì)結(jié)構(gòu)包括碳化硅層；位于所述碳化硅層上的二氧化硅層；和位于所述二氧化硅層上的另一絕緣材料層，所述絕緣材料具有的介電常數(shù)大于二氧化硅的介電常數(shù)。
2.根據(jù)權(quán)利要求1的電介質(zhì)結(jié)構(gòu)，還包括位于所述絕緣材料上的第二二氧化硅層。
3.根據(jù)權(quán)利要求1或2的電介質(zhì)結(jié)構(gòu)，還包括與所述電介質(zhì)結(jié)構(gòu)接觸的柵極。
4.根據(jù)權(quán)利要求1或2的電介質(zhì)結(jié)構(gòu)，包括半導(dǎo)體器件的鈍化部分或場(chǎng)絕緣體。
5.根據(jù)權(quán)利要求1或2的電介質(zhì)結(jié)構(gòu)，其中，所述強(qiáng)電介質(zhì)材料選自氮化硅、氮化鋁、氧化的氮化鋁、鈦酸鍶鋇、二氧化鈦、和五氧化二鉭之中。
6.根據(jù)權(quán)利要求2的電介質(zhì)結(jié)構(gòu)，其中，所述第一二氧化硅層是所述電介質(zhì)結(jié)構(gòu)厚度的0.5-33％，所述第二二氧化硅層是所述電介質(zhì)結(jié)構(gòu)厚度的0.5-33％，其余是所述絕緣材料層。
7.根據(jù)權(quán)利要求1的電介質(zhì)結(jié)構(gòu)，其中，所述碳化硅具有選自3C、4H、6H和15R多型體的碳化硅之中的多種類型。
8.根據(jù)權(quán)利要求2的電介質(zhì)結(jié)構(gòu)，其中，所述強(qiáng)電介質(zhì)絕緣材料包括氮化硅。
9.根據(jù)權(quán)利要求8的電介質(zhì)結(jié)構(gòu)，其中，所述電介質(zhì)結(jié)構(gòu)形成功率器件的鈍化部分。
10.根據(jù)權(quán)利要求9的電介質(zhì)結(jié)構(gòu)，其中，所述鈍化部分是邊緣終端部分。
11.根據(jù)權(quán)利要求8的電介質(zhì)結(jié)構(gòu)，其中，所述電介質(zhì)結(jié)構(gòu)形成集成電路的場(chǎng)絕緣體部分。
12.一種絕緣柵半導(dǎo)體器件，包括權(quán)利要求1的電介質(zhì)結(jié)構(gòu)，并且選自MISFET、IGBT、MTO、MCT和ACCUFET之中。
13.一種絕緣柵場(chǎng)效應(yīng)晶體管(IGFET)，特別適用于大功率應(yīng)用，所述IGFET包括具有第一導(dǎo)電類型的第一碳化硅部分；位于所述第一導(dǎo)電類型碳化硅部分上的柵絕緣體，所述柵絕緣體包括位于所述第一碳化硅部分上的二氧化硅層，和位于所述二氧化硅層上的另一絕緣材料層，所述絕緣材料具有的介電常數(shù)大于二氧化硅的介電常數(shù)；與所述柵絕緣體接觸的柵極，用于當(dāng)對(duì)所述柵極接觸施加電位時(shí)，耗盡所述第一碳化硅部分；碳化硅的源和漏部分具有與所述第一碳化硅部分相反的導(dǎo)電類型，并且在所述源和漏部分之間具有所述第一碳化硅部分；和分別與所述源和漏歐姆接觸。
14.根據(jù)權(quán)利要求13的IGFET，其中，所述第一碳化硅部分包括襯底、外延層或注入?yún)^(qū)。
15.根據(jù)權(quán)利要求13的IGFET，其中，在所述強(qiáng)電介質(zhì)材料與所述柵極接觸之間還包括第二二氧化硅層。
16.根據(jù)權(quán)利要求15的IGFET，其中，所述強(qiáng)電介質(zhì)材料包括碳化硅，所述二氧化硅層是熱氧化物。
17.根據(jù)權(quán)利要求13的IGFET，其中，所述碳化硅具有選自3C、4H、6H和15R多型體的碳化硅之中的多種類型。
18.一種金屬-絕緣半導(dǎo)體(MIS)電容器，包括摻雜的碳化硅部分；位于所述摻雜的碳化硅部分上的電容絕緣體部分，所述電容絕緣體包括位于所述摻雜的碳化硅部分上的二氧化硅層，和位于所述二氧化硅層上的另一絕緣材料層，所述絕緣材料具有的介電常數(shù)大于二氧化硅的介電常數(shù)；與所述電容絕緣體的金屬接觸，用于限定所述摻雜的碳化硅部分的有源區(qū)；和與所述摻雜的碳化硅部分的歐姆接觸，以便施加在所述金屬接觸的偏壓可變地耗盡所述摻雜的碳化硅部分，對(duì)應(yīng)地改變所述電容器的電容。
19.一種金屬-絕緣體半導(dǎo)體(MIS)電容器，形成絕緣柵器件的柵極部分，所述MIS電容器包括摻雜的碳化硅部分；位于所述摻雜的碳化硅部分上的電容絕緣體部分，所述電容絕緣體包括位于所述摻雜的碳化硅部分上的第一二氧化硅層，位于所述第一二氧化硅層上的氮化硅層，和位于所述氮化硅層上的第二二氧化硅層；和與所述電容絕緣體部分的金屬接觸，用于限定所述摻雜的碳化硅部分的有源區(qū)。
20.根據(jù)權(quán)利要求19的柵極器件，選自MISFET、IGBT、MTO、MCT和ACCUFET之中。
21.根據(jù)權(quán)利要求18的U形金屬-絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管(UMISFET)。
22.根據(jù)權(quán)利要求21的UMISFET，其中，所述強(qiáng)電介質(zhì)材料選自氮化硅、氮化鋁、氧化的氮化鋁、鈦酸鋇、鈦酸鍶、二氧化鈦、和五氧化二鉭之中。
23.一種大功率半導(dǎo)體器件，包括由碳化硅形成的有源部分；和在外加電勢(shì)下承受強(qiáng)電場(chǎng)的鈍化部分；其中所述強(qiáng)電場(chǎng)鈍化部分由以下形成位于碳化硅部分上的二氧化硅層；位于所述二氧化硅層上的另一絕緣材料層，所述絕緣材料具有的介電常數(shù)大于二氧化硅的介電常數(shù)；位于所述強(qiáng)電介質(zhì)層上的二氧化硅包覆層。
24.根據(jù)權(quán)利要求23的大功率碳化硅半導(dǎo)體器件，其中所述強(qiáng)電介質(zhì)材料層包括氮化硅。
25.根據(jù)權(quán)利要求23的大功率碳化硅半導(dǎo)體器件，選自p-i-n二極管、肖特基整流管、MISFET、MOSFET、晶閘管、IGBT、MTO、MCT、MESFET和ACCUFET之中。
全文摘要
公開(kāi)了一種用于碳化硅基半導(dǎo)體器件的電介質(zhì)結(jié)構(gòu)。在柵極器件中,該結(jié)構(gòu)包括碳化硅層,位于碳化硅層上的二氧化硅層,位于二氧化硅層上的另一絕緣材料層,該絕緣材料具有的介電常數(shù)大于二氧化硅的介電常數(shù),和與絕緣材料接觸的柵極接觸。在另一器件中,電介質(zhì)結(jié)構(gòu)形成增強(qiáng)的鈍化層或者場(chǎng)絕緣體。
文檔編號(hào)H01L21/822GK1336010SQ99811468
公開(kāi)日2002年2月13日 申請(qǐng)日期1999年8月27日 優(yōu)先權(quán)日1998年8月28日
發(fā)明者勞里·A·里浦金, 約翰·W·帕爾莫 申請(qǐng)人:克里公司