專利名稱：半導(dǎo)體器件以及形成該器件的方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種絕緣柵型半導(dǎo)體器件，諸如具有在絕緣基片上形成的薄膜有源層(即一個(gè)有源區(qū)或溝道區(qū))的薄膜晶體管(TFT)。本發(fā)明所屬的領(lǐng)域是半導(dǎo)體集成電路、液晶顯示器件、光學(xué)讀出設(shè)備等。
目前對(duì)于在絕緣基片上具有薄膜有源層的絕緣柵型半導(dǎo)體器件人們已做了許多研究和開發(fā)，特別是對(duì)所謂的薄膜晶體管(TFTs)作了長(zhǎng)期不懈的努力。這些TFT被試圖用來控制在諸如LCD之類的顯示器件中的矩陣結(jié)構(gòu)的各象素。根據(jù)所用的材料和半導(dǎo)體的結(jié)晶狀態(tài)，TFT被劃分為非晶硅TFT和多晶硅TFT。然而，人們目前已研究了具有介于多晶態(tài)和非晶態(tài)之間的中間狀態(tài)的材料，這種狀態(tài)被稱為半非晶態(tài)，被認(rèn)為是一種在非晶結(jié)構(gòu)層上漂移小晶體的狀態(tài)。
多晶硅TFT還在單晶硅IC中作為所謂的SOI技術(shù)來使用，例如，在高度集成化的SRAM中用作荷載晶體管。然而，在這種情況下幾乎不使用非晶硅TFT。
通常在非晶狀態(tài)下半導(dǎo)體的電場(chǎng)遷移率是很小的，因此不可能采用半導(dǎo)體作為需要高速運(yùn)行的TFT。同樣，在非晶硅中，P型的電場(chǎng)遷移率是很小的，不可能產(chǎn)生P溝道型TFT(PMOS的TFT)。因此，不可能與N溝道型TFT(NMOS的TFT)結(jié)合在一起形成互補(bǔ)MOS電路(CMOS)。
然而，由非晶半導(dǎo)體所形成的TFT具有一個(gè)特性，即它們的截止(OFF)電流很小。因此，這種TFT已被用于不需要以極高速度運(yùn)行的場(chǎng)合，如液晶有源矩陣晶體管，此時(shí)單向?qū)щ娦蚑FT可被令人滿意地使用，并且需要具有高電荷保持能力的TFT。
另一方面，多晶半導(dǎo)體與非晶半導(dǎo)體相比具有較大的電場(chǎng)遷移率。因此，在這種情況下，它可能導(dǎo)致高速運(yùn)行。例如，利用采用經(jīng)激光退火技術(shù)再結(jié)晶的硅膜的TFT，可以獲得300cm2/Vs的大電場(chǎng)遷移率?？紤]到在單晶硅基片上所形成的常規(guī)MOS晶體管的電場(chǎng)遷移率為大約500cm2/Vs這一事實(shí)，應(yīng)該說上述值是很高的。此外，在單晶硅基片上的MOS電路的運(yùn)行速度受到了基片和導(dǎo)線之間固有電容的極大限制，與此相反，由于TFT是位于絕緣基片上的，這種限制不再需要，因此可望獲得極高的運(yùn)行速度。
也可以從多晶硅得到PTFTs以及NTFTs，因此可以形成CMOS電路。例如，在液晶顯示器件中，人們知道一種所謂的單塊結(jié)構(gòu)，其中由多晶CMOS TFT不僅形成了有源矩陣部分，而且形成了外圍電路(例如驅(qū)動(dòng)器等)，在前面所述的SRAM中使用的TFT中人們也注意到了這一點(diǎn)，在這種情況下，PMOS通過TFT來形成，并且用作載荷晶體管。
然而，由于多晶TFT的電場(chǎng)遷移率比非晶TFF的大，多晶TFT通常具有增大了的漏泄電流以及很差的保持有源矩陣的象素的電荷E的性能。例如，在多晶TFT被用作液晶顯示元件的情況下，由于一般情況下象素的尺寸是幾百個(gè)平方微米，并且象素的容量很大，因此不存在嚴(yán)重問題。然而目前已采用細(xì)小象素以適應(yīng)高分辯率，并且象素的容量變小，因此傳統(tǒng)的象素不足以提供穩(wěn)定的靜態(tài)顯示。
對(duì)于目前在這種多晶TFT中所固有的漏泄問題有多種解決手段。其一是使有源層變薄，已報(bào)道通過這一方法截止(OFF)電流會(huì)變小。例如，人們已知有源層的厚度為25nm，由此截止(OFF)電流可能小于10-13A。然而要對(duì)一個(gè)薄的半導(dǎo)體膜進(jìn)行結(jié)晶可能會(huì)很困難，事實(shí)上人們已知道薄半導(dǎo)體膜不容易被結(jié)晶。
使有源層變薄的方法導(dǎo)致源/漏極區(qū)變薄。這是因?yàn)楦鶕?jù)傳統(tǒng)的生產(chǎn)方法，在形成半導(dǎo)體膜時(shí)使得源/漏極區(qū)在形成有源層時(shí)同時(shí)產(chǎn)生，源/漏極區(qū)與有源層具有同樣的厚度，這也會(huì)導(dǎo)致源/漏極區(qū)的電阻變大。
由于這一原因，采用一種方法使幾乎所有源/漏極區(qū)的厚度都增大，這意味著要另外采用一種掩膜過程，從產(chǎn)出率的角度來看這是不可取的。
根據(jù)本發(fā)明人的知識(shí)，在有源層的厚度為50nm或小于該值的TFT中，MOS閾值電壓被大大地改變了，這一現(xiàn)象在NMOS情況下是很顯著的。閾值電壓可能是零或負(fù)值，如果這時(shí)CMOS是由TFT形成的，那么運(yùn)行會(huì)是不穩(wěn)定的。
另一方面，如果增大有源層的厚度，那么漏泄電流就會(huì)增大，該電流的幅值不是正比于有源層厚度的，因此，由于某些原因漏泄電流以一種非線性方式增大是很合理的。本發(fā)明人已研究并發(fā)現(xiàn)，當(dāng)有源層較厚時(shí)，TFT的幾乎所有漏泄電流可能以一種旁路方式流經(jīng)基片側(cè)面上的一部分有源層?？梢哉业絻蓚€(gè)原因。一個(gè)原因是有電荷被固定在基片和有源層之間的界面能區(qū)。另一個(gè)原因是可移動(dòng)的離子如鈉等從基片上進(jìn)入有源層，從而使得在基片側(cè)面的部分有源層導(dǎo)電。這后一原因可以通過增強(qiáng)清潔步驟的性能來加以克服。
然而，無論基片和有源層之間的界面怎樣干凈，也不能克服前一原因所產(chǎn)生的問題。例如，在基片上直接形成有源層可能會(huì)提高界面能區(qū)。因此，即使采用了具有高質(zhì)量(其程度與柵極氧化膜的質(zhì)量相同)的一種氧化膜(諸如硅的熱氧化膜)作為襯底，并且在其上形成有源層，也不可能消除漏泄電流問題。這就是說，人們發(fā)現(xiàn)很難將固定電荷移走。
為了解決上述的缺陷或困難，根據(jù)本發(fā)明，在基片和有源層之間另外形成一個(gè)輔助柵極(以后稱之為底部側(cè)柵極)，這一柵極被保持一個(gè)適當(dāng)?shù)碾妱?shì)，從而上面所述的靜止電荷可以被消除。
根據(jù)本發(fā)明，在具有薄膜狀有源層的場(chǎng)效應(yīng)器件中有薄膜狀半導(dǎo)體器件，該器件包括位于有源層上的一個(gè)頂部側(cè)柵極和連接到一個(gè)固定電位的一個(gè)底部側(cè)柵極，該底部側(cè)柵極位于有源層和基片之間。
根據(jù)本發(fā)明的另一方面，在具有薄膜狀有源層的場(chǎng)效應(yīng)型器件中有薄膜狀半導(dǎo)體器件，該器件包括位于有源層上的一個(gè)頂部側(cè)柵極，以及與該場(chǎng)效應(yīng)型的源極和漏極中僅僅一個(gè)極電相連的一個(gè)底部側(cè)柵極(后電極)，該底部側(cè)柵極位于有源層和基片之間。
根據(jù)本發(fā)明的又另一方面，提供了一個(gè)薄膜狀半導(dǎo)體器件，該器件在具有一個(gè)絕緣表面的一個(gè)基片上包括一個(gè)底部側(cè)柵極(后電極)，提供了具有N型和P型雜質(zhì)區(qū)的一個(gè)半導(dǎo)體層，用以覆蓋該底部側(cè)柵極，以及在半導(dǎo)體層上所提供的兩個(gè)柵極，后述柵極的其中之一被置于底部側(cè)柵極之外。在絕緣表面提供了一個(gè)P型晶體管，它包括一個(gè)有源區(qū)以及在該有源區(qū)上所提供的一個(gè)柵極。在絕緣表面提供一個(gè)n型晶體管，它包括另一個(gè)有源區(qū)以及在該另一有源區(qū)上所提供的另一柵極。P型晶體管和n型晶體管其中之一的有源區(qū)在后電極上提供。該后電極被保持在P型晶體管和n型晶體管其中之一的源極的電位上。
P溝道型晶體管的柵極最好位于底部側(cè)柵極之外。
根據(jù)本發(fā)明，提供了一種產(chǎn)生薄膜狀半導(dǎo)體器件的方法，該方法包括以下步驟在具有絕緣表面的基片上有選擇地形成具有第一導(dǎo)電型式的一個(gè)第一半導(dǎo)體覆蓋膜；在該第一半導(dǎo)體覆蓋膜上形成一個(gè)第一絕緣覆蓋膜；形成一個(gè)第二半導(dǎo)體覆蓋膜用以覆蓋第一絕緣覆蓋膜；在該第二半導(dǎo)體覆蓋膜上形成一個(gè)第二絕緣覆蓋膜；在該第二絕緣覆蓋膜上形成至少兩個(gè)柵極部位；將第一導(dǎo)電型式的雜質(zhì)相對(duì)于柵極部位以一種自對(duì)準(zhǔn)方式摻雜到第二半導(dǎo)體覆蓋膜中；在摻雜步驟之后，相對(duì)于至少一個(gè)柵極部位以一種自對(duì)準(zhǔn)方式將與第一導(dǎo)電型式相反的一種導(dǎo)電型式的雜質(zhì)摻雜到在其下面不存在第一半導(dǎo)體覆蓋膜的第二半導(dǎo)體覆蓋膜中。
根據(jù)本發(fā)明，提供了一種生產(chǎn)薄膜型半導(dǎo)體器件的方法，它包括以下步驟在具有一個(gè)絕緣表面的基片上形成一個(gè)第一導(dǎo)體覆蓋層，該導(dǎo)體覆蓋層是由主要由半導(dǎo)體和金屬組成的一組材料中選出的某一種材料構(gòu)成的；在該第一導(dǎo)體覆蓋薄上形成一個(gè)第一絕緣覆蓋膜；在該第一絕緣覆蓋膜上形成一個(gè)第一半導(dǎo)體覆蓋膜；在該第一半導(dǎo)體覆蓋膜上形成一個(gè)第二絕緣覆蓋膜；在該第二絕緣覆蓋膜上形成刻蝕掩膜材料，在該刻蝕掩膜材料上形成一個(gè)孔眼，用刻蝕掩膜材料作為掩膜時(shí)，根據(jù)一種各向同性刻蝕過程，也就是說通過刻蝕掩膜的開口，在該第二絕緣覆蓋膜上形成一個(gè)連接孔眼；在采用刻蝕掩膜材料作為掩膜時(shí)，根據(jù)一種各向異性刻蝕過程，在該第一精導(dǎo)體覆蓋膜上形成一個(gè)孔眼(一個(gè)開口)；在采用刻蝕掩膜材料作為掩膜時(shí)，根據(jù)各向同性刻蝕過程和各向異性刻蝕過程之一在該第一絕緣覆蓋膜上形成一個(gè)孔眼(一個(gè)開口)，從而形成連接在第一導(dǎo)體覆蓋膜和第一半導(dǎo)體膜之間的一個(gè)電極。


圖1A和1B示出了根據(jù)本發(fā)明的TFTs的發(fā)明原理；圖2A和2B是示例TFTs的剖面圖；圖3A至3H示出個(gè)根據(jù)本發(fā)明的TFTs的運(yùn)行；圖4示出了根據(jù)現(xiàn)有技術(shù)的TFTs的運(yùn)行；圖5A至5F示出了根據(jù)本發(fā)明產(chǎn)生TFTs的步驟；圖6A至6F示出了根據(jù)本發(fā)明TFTs的應(yīng)用；圖7A至7E示出了根據(jù)本發(fā)明制造TFTs的過程。
下面結(jié)合附圖來描述本發(fā)明。
圖1A和1B示出了本發(fā)明的發(fā)明原理。參考字符A表示現(xiàn)有技術(shù)中所熟知的一個(gè)柵極。參考字符B表示在底部側(cè)所提供的一個(gè)柵極。這一底部側(cè)柵極B可以被設(shè)置以便與源/漏極區(qū)的晶面表面重疊，如圖1A所示。然而，在這種構(gòu)置中，在源/漏極區(qū)與底部側(cè)柵極之間的附加電容會(huì)增大。在需要高速運(yùn)行等情況下，如圖1B所示，可以采用這樣的構(gòu)置，即設(shè)置底部側(cè)柵極B使得它不與源極區(qū)和漏極區(qū)之一或兩者重疊。在任一種情況下，重要的是底部側(cè)柵極與有源層的至少一部分重疊。為了保證本發(fā)明的優(yōu)點(diǎn)，設(shè)置該底部側(cè)電極可以盡可能多地橫截有源層。
例如，在傳統(tǒng)的NMOS中，當(dāng)源極和柵極的電位保持為零而漏極的電位保持為10V時(shí)，在理想情況下漏極電流應(yīng)該為零。然而，在基片上的固定電荷導(dǎo)致有源層保持在弱的反型狀態(tài)，從而由于熱激勵(lì)會(huì)有漏極電流流動(dòng)，這被示于圖4中，也就是說，在傳統(tǒng)的TFT中，一個(gè)弱反型區(qū)由基片側(cè)面的固定電荷形成，如圖4所示。由于無論對(duì)柵極施加什么電壓固定電荷都不發(fā)生任何變化，它變成了漏泄電流的來源。然而，當(dāng)有源層的厚度被極大地減小時(shí)，柵極的影響也作用到基片上，從而使得這一弱反型區(qū)被柵極電位所消除。假設(shè)沒有任何好的原因來解釋通過使有源層變薄可以減小漏泄電流的各種報(bào)道，那么可能基于前面所述的原因。然而，在圖4所示的模型中，人們發(fā)現(xiàn)閾值電壓很容易變化，而傳統(tǒng)的方法不是一種主要解決手段。
本發(fā)明的目的是通過提供上述的底部側(cè)柵極并且保持該底部側(cè)柵極(后電極)的電位為零或負(fù)值來消除固定電荷的影響。圖2A和2B示出了本發(fā)明的例子，其中一個(gè)底部側(cè)柵極(一個(gè)后電極)通過在一部分絕緣膜中提供的一個(gè)接觸孔眼與源極區(qū)電連接，從而使得底部側(cè)柵極可以總是保持在與源極相同的電位。在圖2A中，底部側(cè)柵極9與源極區(qū)6和漏極區(qū)5完全重疊，由于在柵極9上不需要形成階梯形部分，因此制造過程相對(duì)簡(jiǎn)單，并且產(chǎn)額提高。
為了生產(chǎn)具有這樣一種結(jié)構(gòu)的元件，執(zhí)行以下步驟。這就是說，在基片上形成作為底部側(cè)柵極9的一個(gè)覆蓋膜和一個(gè)絕緣膜8。在絕緣膜8中形成一個(gè)連接孔10，并且在其中形成一個(gè)半導(dǎo)體層。這些組件要受到構(gòu)圖處理。然后，形成柵極絕緣膜4和柵極1，以及以一種自對(duì)準(zhǔn)方式形成漏極區(qū)5和源極區(qū)6。其中沒有攙加雜質(zhì)的部分將成為有源層7，最后，在其上形成一個(gè)漏極2和一個(gè)源極3。用于上述步驟中的掩模的數(shù)目是4(當(dāng)源極3和漏極2不是同時(shí)形成時(shí)數(shù)目為5)。
另一方面，圖2B示出了底部側(cè)柵極19與漏極區(qū)15不重疊的例子。底部側(cè)柵極的階梯導(dǎo)致一個(gè)反偏壓被施加到柵極11，由于這一原因，可能會(huì)對(duì)柵極產(chǎn)生剝落或分離問題。與圖2A所示的情況相比處理步驟的數(shù)目也增加了。這就是說，首先對(duì)底部側(cè)柵極19構(gòu)圖，隨后形成絕緣膜18以形成一個(gè)接觸孔20，然后形成半導(dǎo)體層并對(duì)其進(jìn)行構(gòu)圖，接著對(duì)柵極11構(gòu)圖。源極區(qū)14、漏極區(qū)15和有源區(qū)17是以一種自對(duì)準(zhǔn)方式來形成的。在其上形成源極13和漏極12。用于前述步驟中的掩模數(shù)是5或6。在理想情況下，附加電容被減小，并且底部側(cè)電極與一種自對(duì)準(zhǔn)方式與源極區(qū)和漏極區(qū)一起形成，從而過程得以簡(jiǎn)化。
用于底部側(cè)柵極9、19的材料應(yīng)該考慮將要施加到該材料上的過程來選擇。例如，在柵級(jí)絕緣膜是根據(jù)熱氧化方法來形成的情況下，材料應(yīng)該能耐受與該方法相關(guān)的高溫，并且應(yīng)該避免不同的有害元素從底部側(cè)柵極材料滲入到有源層中。例如，如果有源層是由硅形成的，并且柵極絕緣膜是硅的一種熱氧化膜，通常，最高處理溫度超過1000℃。因此，需要一種攙雜多晶硅作為底部側(cè)柵極材料。
在最高處理溫度為大約600℃的一種低溫處理中，也可以采用攙雜硅，但最好是采用低電阻材料，諸如鉻、鉭和鎢。當(dāng)然如果設(shè)計(jì)選擇需要，也可采用任何其它材料。
圖3A至3H示出了這樣所構(gòu)成的TFT的運(yùn)行。圖3A至3H示出了一種NMOS的情況。然而，在PMOS情況下，在這些圖中所示的不等號(hào)應(yīng)該被反向。首先對(duì)柵極電位VG等于源極電位Vs或漏極電位VD中較低的一個(gè)時(shí)的情況進(jìn)行解釋。在這種情況下，如圖4所示，由于源極和漏極的電位彼此不對(duì)稱，其狀態(tài)依賴子電位VD的幅值。當(dāng)建立起Vs＜VD關(guān)系時(shí)，如圖3A所示，柵極、底部側(cè)柵極以及源極被保持在相同的電位，從而使得電子從這些區(qū)域被釋放以形成耗盡區(qū)或積累區(qū)。與此相反，當(dāng)建立起VD＜Vs關(guān)系時(shí)，如圖3B所示，柵極側(cè)是一個(gè)耗盡區(qū)，但是在底部側(cè)柵極的側(cè)面上形成了一個(gè)反向區(qū)以允許漏極電流流動(dòng)。上面的討論是很粗糙的，更嚴(yán)格地說應(yīng)該考慮到閾值電壓。本討論是用來幫助理解本發(fā)明原理的。
在給定VD＞Vs和VG＜Vs的情況下，耗盡區(qū)擴(kuò)展到所有的有源層(見圖3c)，但在給定VD＞Vs和VG＞Vs的情況下，在柵極一側(cè)形成反型區(qū)(見圖3D)。在VD＜Vs和VG＜VD的情況下，也在底部柵極側(cè)形成反型區(qū)以允許漏極電流流動(dòng)(見圖3E)，而在VD＜Vs和VG＞VD的情況下，反型區(qū)在兩側(cè)形成(見圖3F)。
在VD等于Vs或基本上等于Vs的情況下，狀態(tài)將變得更為復(fù)雜。也就是說，在這種情況下，由于沒有電力線從源極到漏極(或從漏極到源極)穿過，固定電荷對(duì)底部柵極一側(cè)的影響形成一個(gè)弱反型區(qū)，從而如在傳統(tǒng)的TFT中一樣產(chǎn)生漏泄電流(圖3G和3H)。
實(shí)際上，使底部側(cè)柵極保持在與源極或漏極相同的電位是便利的。如果不能滿足這一條件，將底部柵極保持在與其它電源相同的電位也足夠了。即使它被保持在與源極或漏極相同的電位，如果該電位保持不變，對(duì)于元件的操作特性也幾乎沒有有害影響。
例如，當(dāng)漏泄量在截止(OFF)情況下被減小，并且導(dǎo)通/截止(ON/OFF)操作由TFT來執(zhí)行時(shí)，這樣選擇電位以便實(shí)現(xiàn)圖3A或3C(OFF狀態(tài))以及圖3D或3F或圖3H(ON狀態(tài))所示的狀態(tài)。也可以用該元件來形成一個(gè)CMOS反相器電路。
固定電荷的問題主要在NMOS中顯著。因此，PMOS采用與傳統(tǒng)方法相同的方式來制造，本發(fā)明僅只應(yīng)用于NMOS。然而，當(dāng)電荷為負(fù)值時(shí)，該電荷即使在PMOS中也會(huì)產(chǎn)生問題，這時(shí)最好將本發(fā)明同時(shí)用于這兩種情況。例1下面將描述根據(jù)本發(fā)明通過高溫處理來生產(chǎn)結(jié)晶硅TFTs的方法。在這一例子中，柵極和底部側(cè)柵極是由攙雜多晶硅制成的。該制造過程在現(xiàn)有技術(shù)中是公知的，即對(duì)各種半導(dǎo)體集成電路采用的傳統(tǒng)處理技術(shù)，因此，將省略對(duì)其所作的詳細(xì)討論。
根據(jù)低壓CVD過程，在具有100至500nm，例如200nm的一個(gè)石英基片21上形成攙雜有1019至5×1020cm-3，例如8×1019cm-3磷的一種多晶硅薄膜。在氧氣氛中保持1000℃進(jìn)行熱氧化，從而形成硅覆蓋膜22和硅氧化膜23。氧化硅的厚度在50至200nm的范圍內(nèi)，最好是70nm。在這種情況下，可以形成沒有攙入雜質(zhì)的硅膜，然后可將雜質(zhì)攙入到硅膜中，或者在硅膜被熱氧化之后將雜質(zhì)攙入其中。
在此之后，沒有攙加雜質(zhì)的非晶硅膜24被累積為具有100至1000nm的厚度，例如300nm。在該累積過程中，基片的溫度被保持在450至500℃的范圍內(nèi)，如480℃。氣體材料也可以是單硅烷或多硅烷(乙硅烷、三硅烷)。然而乙硅烷比由三硅烷構(gòu)成的多硅烷要穩(wěn)定，并且所形成的膜要比單硅烷所形成的膜要好。晶體在600℃在十二個(gè)小時(shí)內(nèi)緩慢增長(zhǎng)。到這一步驟為止的構(gòu)置示于圖5A。
隨后，執(zhí)行構(gòu)圖過程，從而形成島狀半導(dǎo)體區(qū)(即硅島)和在其下方的后電極(底部側(cè)柵極)。在氧氣氛中通過熱氧化形成厚度為50至500nm，例如150nm的一個(gè)硅氧化膜25，該膜25將作為柵極絕緣膜。這一狀態(tài)示于圖5B。
進(jìn)而根據(jù)低壓CVD方法，形成厚度在300至1000nm范圍內(nèi)，例如500nm，攙雜有磷的多晶硅膜，對(duì)該膜采用構(gòu)圖技術(shù)來形成柵極26。通過采用柵極作為掩膜以一種自對(duì)準(zhǔn)方式來實(shí)行離子注入，并且該離子注入在1000℃退火以形成源極區(qū)28和漏極區(qū)27。然后在位于源極區(qū)28和漏極區(qū)27之間的島狀半導(dǎo)體區(qū)中形成一個(gè)有源區(qū)(溝道)。根據(jù)TEOS的一種等離子CVD方法形成一種絕緣材料29，在該絕緣材料上提供一個(gè)連接孔以形成漏極30。該狀態(tài)被示于圖5C。
在此之后形成源極。這一過程是很獨(dú)特的，因此將對(duì)其作詳細(xì)描述。在漏極被形成之后，形成要被設(shè)置在層間的一種絕緣材料31。采用旋涂過程形成一種光致抗蝕劑32。產(chǎn)生一個(gè)孔眼33用作源電極的連接孔。
隨后，采用各向同性刻蝕技術(shù)，諸如各向同性干刻蝕過程或各向同性濕刻蝕過程來刻蝕中間絕緣層和柵極絕緣覆蓋物(兩者都由氧化硅構(gòu)成)。在這種情況下，需要有選擇地和單獨(dú)地刻蝕氧化硅覆蓋物。例如，最好采用一種氫氟酸作為刻蝕液。在一相當(dāng)長(zhǎng)的浸蝕時(shí)間過程中，浸蝕擴(kuò)展到連接孔的側(cè)壁。從而形成大于孔眼33的連接孔34。這一狀態(tài)示于圖5D。
然后，實(shí)行一種各向異性刻蝕過程，諸如RIE(活性離子刻蝕)，從而基本相當(dāng)于孔眼33來浸蝕源極區(qū)28以形成一個(gè)連接孔35。這一狀態(tài)被示于圖5E。在此之后，呈現(xiàn)在源極區(qū)和底部側(cè)柵極之間的一個(gè)薄氧化硅層被消除。
當(dāng)光致抗蝕劑被消除后，形成由金屬導(dǎo)線材料構(gòu)成的源極36。也就是說，通過上述的兩步刻蝕過程，在源極區(qū)和底部側(cè)柵極之間產(chǎn)生了具有充足連接孔的充足接觸。如圖5F所示。由此即完成了TFT。由圖5F可看出，在后電極和有源區(qū)之間存在一層絕緣膜。
如圖6A所示組合由此形成的NMOS和PMOS的TFTs可構(gòu)成一個(gè)CMOS反相電路。該電路的電路圖示于圖6B。在這一反相電路中，底部側(cè)柵極總是保持為源極的電位(在PMOS情況下為VH，在NMOS情況下為VL)。這就是說，在靜態(tài)狀況下，如果Vin是VH(即Vout是VL)，那么NMOS處于圖3H所示的狀態(tài)，而PMOS處于圖3A所示的狀態(tài)。與此相反，如果Vin為VL(即Vout是VH)，那么NMOS處于圖3A所示的狀態(tài)，而PMOS處于圖3H所示的狀態(tài)，從而極大地抑制了基片上的漏泄電流。
為什么僅僅通過使底部側(cè)柵極保持與源極相同的電位就能減小漏泄電流呢？其原因?qū)⒃谙旅孢M(jìn)行解釋。
這就是說，假設(shè)在NMOS中漏極61的電位高于源極63的電位，如圖6C所示，假設(shè)沒有底部側(cè)柵極，或者即使有底部側(cè)柵極，但是該底部側(cè)柵極64處于一種漂移狀態(tài)，那么從漏極到源極的電力線直接向前橫切有源區(qū)62，如圖6C所示。然而，如果底部側(cè)柵極保持與源極相同的電位，那么固有指向源極的該部分電力線被吸向底部側(cè)柵極，并如圖6D所示彎曲。
事實(shí)上，由于在有源層區(qū)和絕緣覆蓋物之間的界面上呈現(xiàn)固定電荷，因此該過程更復(fù)雜。也就是說，如果沒有底部側(cè)柵極或它處于漂移狀態(tài)，電力線會(huì)受到固定電荷(其極性為正)的影響，從而產(chǎn)生具有從絕緣覆蓋物(或底部側(cè)柵極)指向有源層的分量的電力線。由于電力線的形狀表示絕緣膜(或底部側(cè)柵極)的電位高于有源層內(nèi)側(cè)的電位，電子會(huì)受到電位的吸引，從而靠近絕緣膜界面產(chǎn)生一個(gè)弱反型區(qū)。由于該反型區(qū)從漏極到源極持續(xù)產(chǎn)生，因此它導(dǎo)致漏泄電流。
另一方面，當(dāng)?shù)撞總?cè)柵極保持與源極相同的電勢(shì)時(shí)，即使在有源層和絕緣膜(或底部側(cè)柵極)之間呈現(xiàn)固定電荷，由于從漏極發(fā)射的電力線有一個(gè)指向底部側(cè)柵極的分量，因此，兩部分電力線彼此抵消，從而從底部側(cè)柵極到有源層表面幾乎沒有電力線。同樣，即使具有這一分量的電力線是部分產(chǎn)生的，由于電力線不是在源極至漏極之間的整個(gè)區(qū)域產(chǎn)生的，因此幾乎不必?fù)?dān)心會(huì)產(chǎn)生漏泄電流。
因此，通過使底部側(cè)柵極保持為源極電位，可以極大地減小漏泄電流。例如，在CMOS電路的情況下，在靜態(tài)狀況下維護(hù)電流基本上是NMOS和PMOS的漏泄電流的和。然而，在傳統(tǒng)的TFTs中，如果漏極電壓為5V，那么大約有1PA的電流流過。例如在1Mbit的靜態(tài)RAM中，有大約2百萬個(gè)CMOS反相電路，為了保正存儲(chǔ)器工作，那么總要流過約2微安的電流。
然而，根據(jù)本發(fā)明，漏泄電流被顯著減小，一個(gè)CMOS反相器的維護(hù)電流被減小到0.01至0.1PA。因此，1Mbit SRAM的保持電流被減小到0.02至0.2微安。當(dāng)本發(fā)明被應(yīng)用于給SRAM提供后備電池的非易失性存貯器中時(shí)，相比于傳統(tǒng)技術(shù)而言，可以延長(zhǎng)電池的服務(wù)壽命10至100倍。
應(yīng)該注意到，除了在傳統(tǒng)的CMOS反相電路中作為設(shè)計(jì)因素所引入的柵極和溝道電容C1之外，還存在經(jīng)由底部側(cè)柵極的漏極和源極固有電容C2和C3。該電容作為負(fù)載在反相器運(yùn)行中減小其信號(hào)傳輸速度并且增大消耗功率。根據(jù)簡(jiǎn)單計(jì)算，信號(hào)延遲時(shí)間正比于C2和C3之和，而消耗功率正比于該和的四階指數(shù)值。
因此，需要盡可能地減小固有電容。事實(shí)上，由于固定電荷幾乎總為正電荷，它不對(duì)PMOS產(chǎn)生相反作用。因此，有效的做法是采用與傳統(tǒng)方法具有相同結(jié)構(gòu)的PMOS，而將本發(fā)明的底部側(cè)柵極僅僅用于NMOS。在一種簡(jiǎn)單考慮中，可以將固有電容減小到包含C2和C3的電容值的一半，從而將固有電容所產(chǎn)生的功率損耗減小到原有水平的十六分之一。例2在下面的例子中將描述根據(jù)本發(fā)明的一種高溫處理過程來制造結(jié)晶硅TFTs的方法。在該例子中，柵極和底部側(cè)柵極都是由攙雜多晶硅形成的。制造技術(shù)是公知的對(duì)各種半導(dǎo)體集成電路的處理技術(shù)，因此不對(duì)此作詳細(xì)解釋。
在與例1相同的條件下攙雜有磷(n型雜質(zhì))的一層多晶硅膜被形成在石英基片(絕緣基片)71上，并對(duì)其進(jìn)行構(gòu)圖處理以形成一個(gè)底部側(cè)柵極72。該膜在氧氣氛下進(jìn)行熱氧化以形成一層氧化硅膜73。在此之后，在與例1相同的條件下，在其上聚積沒有攙入雜質(zhì)的一層非晶硅膜，并且通過熱退火過程使結(jié)晶生長(zhǎng)，如圖7A所示。
隨后，在膜上進(jìn)行構(gòu)圖處理，以形成一個(gè)島狀半導(dǎo)體區(qū)(硅島)，并且以與例1相同的方式形成熱氧化膜72。進(jìn)而由攙雜硅來形成NMOS的柵極77和PMOS的柵極76，并且以一種自校準(zhǔn)方式將N型雜質(zhì)注入到島狀半導(dǎo)體區(qū)以形成一個(gè)雜質(zhì)區(qū)78。在這種情況下，雖然將雜質(zhì)(例如磷或砷)注入到底部側(cè)柵極，由于底部側(cè)柵極本身是N型的，因此沒有什么問題。這一狀態(tài)示于圖7B。
然后，所示TFT的右側(cè)部分被覆蓋以光刻膠之類的光致抗蝕劑，并且對(duì)沒有提供在底部側(cè)柵極72上的硅膜74的一部分注入P型雜質(zhì)離子(硼等)。通過這些步驟即生成了PMOS的源極79和漏極80以及NMOS的源極82和漏極81。這一狀態(tài)示于圖7C。
此外，將感光性樹脂作用于物體的所有表面。在形成連接孔的地方形成孔眼85至87。然后，用與例1同樣的處理過程，通過各向同性刻蝕處理在層與柵極氧化膜(兩者都由氧化硅構(gòu)成)之間的絕緣層中形成連接孔(開口)88至90。在任何情形下，連接孔都被擴(kuò)張得大于在抗蝕劑中形成的孔。此外，根據(jù)各向異性刻蝕處理，硅層被刻蝕到孔眼85至87，對(duì)于連接孔90，在連接孔90之下的薄氧化硅層也被刻蝕。該狀態(tài)示于圖7D。
最后，用金屬材料形成電極91至93作為導(dǎo)電區(qū)域。這一狀態(tài)示于圖7E。如圖7E所示，后電極與n型晶體管的源極連接。電極91是作為高電位形成的，電極93是作為低電位形成的，而電極92是作為輸出端而形成的以便形成一反相器。人們擔(dān)心由此而生成的反相器與根據(jù)例1的反相器相比具有大的PMOS漏泄。然而，通常而言，根據(jù)本發(fā)明的NMOS的漏泄電流減小了一或兩個(gè)數(shù)字，而PMOS的漏泄電流改善了大約一個(gè)數(shù)字或小于一個(gè)數(shù)字。結(jié)果，即使本發(fā)明僅僅應(yīng)用于NMOS，在NMOS和PMOS之間的漏泄電流的差也減小了。因此，CMOS反相電路的特性的衰退沒有特別觀察到。
在CMOS反相器中，在高電壓輸入情況下(此時(shí)NMOS接通，而PMOS斷開)，漏泄電流依賴于PMOS的漏泄電流，而在低電壓輸入情況下(此時(shí)NMOS斷開而PMOS接通)，漏泄電流依賴于NMOS的漏泄電流。在傳統(tǒng)的TFTs中，NMOS的漏泄電流比PMOS的漏泄電流大100倍或更多，當(dāng)將此作用于SRAM電路時(shí)，在一個(gè)單一的存儲(chǔ)單元中，任一反相器都處于低電壓輸入狀態(tài)(此時(shí)NMOS斷開而PMOS接通)?？傊?，SRAM電路的漏泄電流依賴于NMOS的漏泄電流。
因此，在實(shí)際應(yīng)用中，如這一例子所示，通過僅僅在NMOS上提供底部側(cè)柵極，足以將NMOS的漏泄電流減小1至兩個(gè)數(shù)字。如果對(duì)NMOS和PMOS都提供底部側(cè)柵極，那么幾乎所有的漏泄電流都依賴于NMOS。因此，當(dāng)考慮到底部側(cè)柵極和漏極的固有電容時(shí)，在PMOS上不提供底部側(cè)柵極是很合理的。
如上所述，可以制造具有良好特性、且極小漏泄電流的TFTs。如上所述也可以通過組合TFTs來增強(qiáng)CMOS的特性。TFTs可以被用于高速存貯器和高速邏輯電路以及液晶顯示和圖象傳感器。本發(fā)明可以被用于這些設(shè)備，此外，它可以增強(qiáng)這些設(shè)備的各種性能，諸如可靠性和功耗。在特例中，考慮高溫處理，并且討論了對(duì)其適用的特殊方法。顯然，本發(fā)明也可適用于低溫處理。順便說說，在采用低溫處理的情況下，本申請(qǐng)人的日本專利申請(qǐng)?zhí)亻_昭HEI 4-38637和HEI 4-54322中所示的陽極氧化處理可有效地應(yīng)用于本發(fā)明中。
TFTs也被用于傳統(tǒng)的多晶集成電路中。然而，很顯然，可以采用根據(jù)本發(fā)明的TFTs來替代常規(guī)MOS晶體管以進(jìn)一步增強(qiáng)電路的特性，而不僅僅只起傳統(tǒng)的輔助作用。因此本發(fā)明的工業(yè)價(jià)值是很大的。
權(quán)利要求
1.一種半導(dǎo)體器件，包括至少第一薄膜晶體管和第二薄膜晶管，設(shè)在整個(gè)襯底上；其特征在于，各所述第一薄膜晶體管和所述第二薄膜晶體管有一對(duì)雜質(zhì)區(qū)、一設(shè)在所述雜質(zhì)區(qū)之間的溝道區(qū)和一設(shè)在所述整個(gè)溝道區(qū)上的柵極，在柵極與所述溝道區(qū)之間有第一柵絕緣膜；且只有其中之一所述第一薄膜晶體管和所述第二薄膜晶體管還有一個(gè)后電極處在所述溝道區(qū)下方，在后電極與所述溝道區(qū)之間有第二柵絕緣膜。
2.一種半導(dǎo)體器件，包括至少第一薄膜晶體管和第二薄膜晶體管，設(shè)在整個(gè)襯底上，所述第一薄膜晶體管和所述第二薄膜晶體管構(gòu)成CMOS結(jié)構(gòu)；其特征在于，各所述第一薄膜晶體管和所述第二薄膜晶體管有一對(duì)雜質(zhì)區(qū)、一設(shè)在所述雜質(zhì)區(qū)之間的溝道區(qū)和一設(shè)在整個(gè)所述溝道區(qū)上的柵電極，在所述柵電極與所述溝道區(qū)之間有第一柵絕緣膜；且只有其中一個(gè)所述第一薄膜晶體管和所述第二薄膜晶體管還有一個(gè)后電極處在所述溝道區(qū)下方，在后電極與所述溝道區(qū)之間有第二柵絕緣膜。
3.一種半導(dǎo)體器件，包括至少一個(gè)P溝道薄膜晶體管和一個(gè)n溝道薄膜晶體管，在整個(gè)襯底上；其特征在于，各所述P溝道薄膜晶體管和所述n溝道薄膜晶體管有一對(duì)雜質(zhì)區(qū)、一設(shè)在所述雜質(zhì)區(qū)之間的溝道區(qū)和一個(gè)設(shè)在整個(gè)所述溝道區(qū)上的柵極，柵極與所述溝道區(qū)之間有第一柵絕緣膜；且只有所述n溝道薄膜晶體管還包括一個(gè)后電極處在所述溝道區(qū)下方，后電極與所述溝道區(qū)之間有第二柵絕緣膜。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述后電極包括選自由摻雜多晶硅、鉻、鉭和鎢組成的材料群的材料。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述柵極包括摻雜多晶硅。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述后電極與所述只其中之一所述第一薄膜晶體管和所述第二薄膜晶體管的其中一個(gè)雜質(zhì)區(qū)電連接。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述柵極在各所述第一薄膜晶體管和所述第二薄膜晶體管中與所述雜質(zhì)區(qū)自行對(duì)齊。
8.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述后電極包括選自由摻雜多晶硅、鉻、鉭和鎢組成的材料群的材料。
9.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述柵極包括摻雜多晶硅構(gòu)成。
10.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述后電極與所述只其中之一所述第一薄膜晶體管和所述第二薄膜晶體管的其中一個(gè)雜質(zhì)區(qū)電連接。
11.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述柵極在各所述第一薄膜晶體管和所述第二薄膜晶每一個(gè)中與所述雜質(zhì)區(qū)自行對(duì)齊。
12.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述后電極包括選自由摻雜多晶硅、鉻、鉭和鎢組成的材料群的材料。
13.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述柵電極包括摻雜多晶硅。
14.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述后電極與所述n溝道薄膜晶體管的其中一個(gè)摻雜區(qū)電連接。
15.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述柵極與各所述P溝道薄膜晶體管和所述n溝道薄膜晶體管的所述摻雜區(qū)自行對(duì)齊。
全文摘要
在具有薄膜狀有源層的一個(gè)場(chǎng)效應(yīng)型器件中提供了一個(gè)薄膜狀半導(dǎo)體器件,該器件包括在該有源層上的一個(gè)頂部側(cè)柵極和連接到一穩(wěn)定電位的一個(gè)底部側(cè)柵極,底部側(cè)柵極被提供在有源層和一基片之間。底部側(cè)柵極可以電連接到場(chǎng)效應(yīng)型器件的源極和漏極中的唯一一個(gè)極。本申請(qǐng)也公開了其制造方法。
文檔編號(hào)H01L21/336GK1255750SQ9912059
公開日2000年6月7日 申請(qǐng)日期1999年9月29日 優(yōu)先權(quán)日1992年6月9日
發(fā)明者竹村保彥 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所