專利名稱：薄膜晶體管的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高可靠性的形成在絕緣基片上的半導(dǎo)體器件或半導(dǎo)體集成電路，它并能以高成品率批量生產(chǎn)。本發(fā)明還涉及這種半導(dǎo)體器件或半導(dǎo)體集成電路的制造方法。本發(fā)明可用于液晶顯示驅(qū)動電路或薄膜圖象傳感器驅(qū)動電路，也能用于三維集成電路。
近年來，為減少基片與導(dǎo)電互連之間的寄生電容，以改善工作速度，人們企求在用玻璃或藍(lán)寶石制成的絕緣基片上形成半導(dǎo)體集成電路。尤其是玻璃材料，諸如使用石英，不象硅片，對基片的尺寸不會附加限制。而且，玻璃材料又便宜，此外，它易于造成器件間的隔離。還有，在CMOS單塊集成電路的情況下不會出現(xiàn)閂鎖問題。除了這些原因之外，在液晶顯示或密觸型圖象傳感器情況下，集成半導(dǎo)器件要伴有液晶器件(元件)或光敏器件(元件)。因此，需要把薄膜晶體管(TFT)制作在透明平板或基片上。
由此緣故，薄膜半導(dǎo)體器件曾經(jīng)制作在絕緣基片上。然而，通常的薄膜半導(dǎo)體器件是用形成半導(dǎo)體集成電路或單片集成電路同樣的制造步驟，制作在半導(dǎo)體襯底上，因而制造時需要相當(dāng)多的掩模板。在常規(guī)單片集成電路里，作為襯底的單晶硅可靠性方面相當(dāng)優(yōu)越，且難以受熱處理畸變或其他困擾。所以掩膜對準(zhǔn)工藝罕有對準(zhǔn)差錯。
雖然，一般商用絕緣基片在可靠性方面低于硅襯底。尤其是，由玻璃制造的基片難以預(yù)計熱處理的畸變，以致設(shè)計出的掩膜未能適合基片。這樣一來，掩膜對準(zhǔn)工藝時常很難進(jìn)行。
這里要制造的液晶顯示器件或類似器件，需要制造一種比現(xiàn)有集成電路面積大得多的集成電路，這就要把掩膜對準(zhǔn)工藝復(fù)雜化了。于是就有一個減少掩膜對準(zhǔn)工序次數(shù)的要求。
本發(fā)明的一個目的是提供一種在絕緣基片上，以減少幾次掩膜對準(zhǔn)工藝而形成半導(dǎo)體器件或集成電路的方法。
本發(fā)明的另一個目的是提供一種增進(jìn)成品率改善可靠性而形成半導(dǎo)體器件或集成電路的方法。
本發(fā)明還有一個目的是提供一種其中具有稍短回路的半導(dǎo)體器件或集成電路。
一集成電路做在絕緣基片上，器件的靜電擊穿往往成為一個問題，因為靜電常在絕緣基片上產(chǎn)生，并且難以消除這些靜電。特別是在導(dǎo)電互連的各不同層間靜電擊穿的情況下，如液晶顯示的情況下，局部擊穿而損壞了一行與一列。但又不像半導(dǎo)體存儲器，不可能用其它部分補(bǔ)償已損壞部分的功能。因此造成的危害極大。
通過引入一種完全不同于已往工藝的加工過程，本發(fā)明解決了所遇到的問題。具體地說，通過采用由下面的導(dǎo)電互連層氧化而形成的氧化物來部分或全部取代已往技術(shù)的集成電路中所使用的層間絕緣層，因而減少了掩膜對準(zhǔn)工序的次數(shù)，或改善了眾多導(dǎo)電互連層間的電壓—電阻特性。
本發(fā)明的其它目的和特點，將通過下面的敘述予以表達(dá)。


圖1(A)-(E)是按照本發(fā)明的薄膜晶體管的剖面圖，用來說明制造該晶體管的幾個連續(xù)步驟。
圖2是按照本發(fā)明制造的液晶顯示器的一個象素的圖解說明。
圖3(A)-(D)是按照本發(fā)明的另一種薄膜晶體管的剖面圖，用來說明制造該晶體管的幾個連續(xù)步驟。
圖4(A)-(D)是按照本發(fā)明的另外一種薄膜晶體管的剖面圖，用來說明制造該晶體管的幾個連續(xù)的步驟。
圖5是按照本發(fā)明的另一種液晶顯示器的一個象素的圖解說明。
圖6(A)-(D)是按照本發(fā)明的又一種薄膜晶體管的剖面圖，用來說明進(jìn)行該晶體管制造的幾個連續(xù)步驟。
圖7(A)-(D)是按照本發(fā)明的再一種薄膜晶體管的剖面圖，用來說明進(jìn)行該晶體管制造的幾個連續(xù)步驟。
圖8(A)-(D)是另一種薄膜晶體管的剖面圖，用來說明進(jìn)行該晶體管制造的幾個連續(xù)步驟。
圖9(A)-(B)是按照本發(fā)明進(jìn)行制造液顯示器的幾個連續(xù)步驟的圖解說明。
圖10(A)-(D)是按照本發(fā)明的更進(jìn)一步的薄膜晶體管的剖面圖，用來說明該晶體管制造的幾個連續(xù)的步驟。
參看圖1(A)-(E)，在一基片101的絕緣表面上，首先形成一硅氧化物膜102，作為鈍化膜。該硅氧化物膜102的厚度是100到1000nm。硅氧化物膜之上再形成一半導(dǎo)體膜。鈍化膜起著防止可移動離子，如鈉離子，從基片遷移到覆蓋著的半導(dǎo)體區(qū)，否則半導(dǎo)體的特性會惡化。這種鈍化膜，例如可以包括單層或多層氮化硅、氧化硅和氧化鋁。當(dāng)基片的純度足夠高且可移動離子的數(shù)量少時，就不必形成這種鈍化膜。該半導(dǎo)體膜可以是非晶硅、多晶硅或微晶硅。該半導(dǎo)體膜經(jīng)腐蝕形成一半導(dǎo)體區(qū)103。
將一絕緣膜形成在該基片(基片的絕緣表面)和半導(dǎo)體區(qū)103上。由于該絕緣膜將用作柵絕緣膜，這就要求該膜與底下半導(dǎo)體區(qū)的界面特性優(yōu)良，并且絕緣膜只含有少量會形成載流子陷阱中心的和界面能級的缺陷。例如，絕緣膜用ECR CVD法最好形成氧化硅膜，該絕緣膜也可以由各頂層重疊的多層絕緣膜組成。這個絕緣膜的厚度，要考慮到用作柵絕緣膜的實際情況加以確定。一般，厚度在50與500nm之間。這樣就得到圖1(A)所示的一種疊層。
接著，在絕緣膜上形成一金屬或金屬硅化物膜，如主要含鋁的膜。如果該金屬或金屬硅化膜，或者是由純鋁，或者是由幾乎不含雜質(zhì)的鋁組成，那么，就不會達(dá)到足夠的強(qiáng)度。這樣的疊層如遇到電遷移的機(jī)械力就易受損壞，所以薄膜要由鋁加1-10％的硅制造。鈦、鉭或其組合物可用來替代鋁。而氧化物膜用陽極氧化這些金屬形成，這些氧化物膜有優(yōu)良的電壓—電阻特性。選擇所用的金屬時應(yīng)當(dāng)想到，氧化鈦和氧化鉭有比氧化鋁大得多的介電常數(shù)。因此，如果層間絕緣層是由有著這種大介電常數(shù)的材料制造，那么就會產(chǎn)生大的介電損耗。在選用材料時，還應(yīng)注意到，鈦和鉭有比鋁高的電阻率。在首次導(dǎo)電互連線之中，柵互連(布線)要響應(yīng)高速度，并且比上層的導(dǎo)電互連線呈現(xiàn)較小的靜電損耗。更可取的是，柵互連(布線)由鋁制造，而當(dāng)只要以較低速度響應(yīng)的存儲電容互連又不是起電容作用時，可用鉭或鈦制造，當(dāng)然在這種情況下，所用的掩膜數(shù)要增加一個。這種情況下，形成了的金屬或金屬硅化物膜要用刻圖有選擇地除去，在絕緣膜上形成一柵電極106、從柵電極延伸出來的柵互連105(與柵極連接的布線105)以及起電容器電極作用的存儲電容互連107。所用的電容互連107與該柵互連(布線)無關(guān)。柵電極可以包括選自鋁、鈦、鉭、鋁硅化物、鈦硅化物和鉭硅化物組成的一組材料構(gòu)成的一單層。柵電極也可以由第一金屬層與在所述第一金屬層上制作的一第二金屬層組成的多層。進(jìn)一步，柵電極還可以是由摻磷的硅膜與硅膜上制作的金屬膜組成的多層。
然而，采用眾所周知的摻雜劑擴(kuò)散法，諸如離子注入或等離子摻雜法，把摻雜劑原子注入半導(dǎo)體區(qū)，形成摻雜區(qū)108，此時摻雜劑注入期間，柵電極106用作掩蔽。所以摻雜區(qū)是用一自對準(zhǔn)過程形成的。所得到的疊層示于圖1(B)。
于是將整個疊層浸入一種適當(dāng)?shù)碾娊庖褐?，把柵互連(布線)和存儲電容互連與電源相連接，加上一個DC或AC電流，通過陽極氧化法來氧化該互連(互連線的上表面和側(cè)面以及柵極)在柵互連(布線)、柵電極、存儲電容電極等的表面上(上表面和側(cè)面)形成氧化膜109。這里的導(dǎo)電互連由鋁、鈦或鉭制造，則相應(yīng)形成的是氧化鋁、氧化鈦或氧化鉭的覆層。這些氧化物膜含金屬和氧，而且在薄膜中還會含有構(gòu)成電介液的元素，或者氧化薄膜可能產(chǎn)生氫氧化物，因此變化了物理性質(zhì)。舉例說，有機(jī)酸用作電介液，那么該氧化膜中就會含碳；而硫酸用為電介液，氧化膜中會含硫。含堿金屬離子的材料決不可用作電介液，因為象鈉離子和鉀離子的金屬離子進(jìn)入半導(dǎo)體區(qū)，就會嚴(yán)重地惡化半導(dǎo)體的導(dǎo)電特性。
氧化膜的厚度由必要的電壓—電阻值確定。該氧化步驟期間，柵電極縮減，從而就決定了氧化膜的厚度，也要考慮柵極與摻雜區(qū)間的重疊層。一般氧化膜的厚度要10到1000nm。
這里僅柵互連(布線)與電源連接，而存儲電容互連并不與之相連，只在柵互連(布線)上形成一氧化膜。除自然有的氧化膜外，實際上存儲電容互連上并不形成氧化膜。賦能時，通電流、加電壓或別的指標(biāo)，在這些導(dǎo)電互連間可以改變。這樣一來，就能改變形成的氧化膜的厚度。氧化膜被用作為層間絕緣層。為減少導(dǎo)電互連間的電容起見，就要增加膜厚。另一方面，氧化膜用作電容，如存儲電容的絕緣體，在這種場合希望要減少厚度。按用途情況不同，采用上述的舉措是有效的。
在導(dǎo)電互連被覆以氧化膜之后，該疊層由電介液中取出并很好干燥。如有必要，將疊層曝露在熱水或熱蒸汽下，以改進(jìn)氧化膜的質(zhì)量。具體地說，特別是用陽極氧化獲得厚膜的場合，所得到的膜層是多孔性的。這種膜雖很厚，但電壓—電阻可能還不滿意。也就是說，后繼的步驟中，通過孔隙可能會發(fā)生電短路。在這種情況下，氧化膜與熱水反應(yīng)形成一種氫氧化物，因而增加體積。其結(jié)果，孔隙被堵塞起來，就這樣，得到了一種電絕緣優(yōu)越的致密膜。在任何情況下，要完全清洗該疊層，以防止電介液殘留在被膜上。然后，將疊層加以干燥。所得到的疊層表示在圖1(C)中。
然后形成與金屬或金屬硅化物的上面氧化過的表面109相接觸的金屬被覆層(膜)，并刻圖成漏互連和漏極110以及源極111。漏極與設(shè)置在半導(dǎo)體區(qū)103上的漏區(qū)108相連接。在矩陣電路之類的多層互連，如上述形成的導(dǎo)電互連，可能要與第一次形成的導(dǎo)電互連交叉，過去，形成第一導(dǎo)電互連后，要用絕緣材料形成層間絕緣層，上層導(dǎo)電互連形成在該層間絕緣層上，但本發(fā)明無需形成層間絕緣層；上層導(dǎo)電互連形成在其底下的導(dǎo)電互連上，因為底下的互連已經(jīng)被覆著氧化膜。所以眼下工藝步驟與先前技術(shù)比較，掩膜數(shù)量能減少一個。所得的疊層表示在圖1(D)中。
根據(jù)本發(fā)明，為得到圖1(D)這樣的疊層需要三塊掩膜板。第一塊掩膜用以形成半導(dǎo)體區(qū)，第二塊掩膜用以形成第一金屬互連，第三塊掩膜用以形成第二金屬互連。過去曾經(jīng)需要四塊掩膜。首先一塊用于形成一半導(dǎo)體區(qū)，其次一塊用于形成第一金屬互連，第三一塊用于形成晶體管源電極，即在層間絕緣層形成窗口，第四一塊用于形成第二金屬互連。
此后，如圖1(E)所示，通過濺射被覆一層透明導(dǎo)電材料，如錫銦氧化物或氧化錫。將該被覆層刻圖形成液晶顯示器的象素電極。就這樣制造液晶顯示器的象素，到此工藝步驟為止需要的掩膜數(shù)字四塊。如上面看到的，圖2表示按這個方法制造的液晶顯示器的一個象素。該圖中，點劃線a-b-c-d相當(dāng)于圖1(E)的線a-b-c-d。圖1大致地示出這些點的斷面。
從圖1(E)可以看出，薄膜晶體管摻雜區(qū)108的各端并不與柵電極各端對齊，顯示出該柵極不與摻雜區(qū)重疊。柵極和各摻雜區(qū)之間的距離或橫距L為0.2到0.5μm。這構(gòu)成本發(fā)明的一個特點。更詳細(xì)地說，圖1的實施例是自對準(zhǔn)的工藝注入摻雜劑原子形成摻雜區(qū)的。然后氧化柵極表面，在這個氧化步驟中，柵極表面退縮，所以該疊層有橫距的狀態(tài)。這樣會增加開態(tài)流過的漏電流與關(guān)態(tài)漏電流之比。亦相當(dāng)加一相反極性的柵壓時常會遇到的漏電增大的問題可以得到遏制。
在圖1的實施例中，柵極相對于摻雜區(qū)有一偏移橫距離。根據(jù)本發(fā)明，此橫距L可設(shè)定為任何所需的值。就是說，柵極能制成與摻雜區(qū)重疊。采用離子注入法射入摻雜劑原子的場合，可以通過離子能量來調(diào)整射入離子的二次散射程度。離子的二次散射會造成柵極下?lián)诫s離子的下沉。這就是，如果二次散射度較大，于是柵極與摻雜區(qū)重疊范圍也大，如果減少離子能量，遏制了二次散射，于是就壓縮了重疊。
根據(jù)本發(fā)明，接著氧化柵極，因而柵極退縮。退縮的程度取決于氧化的程度。因此，可由控制注入離子的能量和氧化的程度來實現(xiàn)所希望范圍的橫距與重疊狀態(tài)。
已表示出存儲電容電極和互連107。這些電極和互連都在從透明象素電極112起它們的氧化物膜的對側(cè)，該電極和互連107要保持與液晶對側(cè)形成的對面電極相同的電位。結(jié)果，電容與形成的液晶象素的電容并聯(lián)。每個薄膜晶體管(TFT)的柵源之間的寄生電容都很大，開關(guān)柵信號時，這個可以減少液晶象素的電位變化。圖1的實施例中，鈦的、鋁的或鉭的氧化物構(gòu)成介質(zhì)。這些材料的介質(zhì)常數(shù)至少是典型絕緣或介質(zhì)材料氧化硅的二倍以上。因此能縮小存儲電容的面積，就是說，透光的液晶象素部分的面積增大，即數(shù)值孔徑(孔徑比)增大了。應(yīng)注意到，液晶顯示器并不總是需要這樣的存儲電容。
圖3表示本發(fā)明的另一個實施例。圖1的實施例中，層間絕緣層只是下層導(dǎo)電互連的氧化膜。這種情況下，膜厚出了難題，因這樣的氧化物材料具有較大介質(zhì)常數(shù)，會增大導(dǎo)電互連間的電容。圖3中層間絕緣層由二層構(gòu)成，增加了厚度，也就是，降低了平均介質(zhì)常數(shù)，從而減少導(dǎo)電互連間的電容。
按圖1實施例相同的方法，在絕緣基片301的表面形成一鈍化膜302。該基片包括有一硅半導(dǎo)體的單片集成電路。基片的絕緣表面可以是制作在硅圓片上的氧化硅膜的表面。形成一半導(dǎo)體區(qū)303，而后形成柵氧化膜304。柵互連(布線)305、柵電極306和存儲電容互連307都用相同的材料形成在絕緣表面上，此后，通過自對準(zhǔn)離子注入工藝，注入摻雜劑原子，形成摻雜區(qū)308。此次離子注入之前，需要剝除所有的柵氧化膜，而不同于圖1的實施例。按本方法得到圖3(A)所示的一種疊層。
然后，如圖3(B)所示，這些柵互連(布線)305、柵電極306和存儲電容互連307的表面(下表面和側(cè)表面)都予以氧化，用圖1實施例相同的方法，用根據(jù)需要產(chǎn)生的包括金屬氧化物或金屬硅化物的層309加以覆蓋。于后，再在氧化了的表面上形成一層間絕緣層313。在絕緣層313中形成一漏電極窗口314和一源電極窗口315。此外，在覆蓋著柵布線305的層309上形成漏互連(布線)310和形成一源電極311。所得的疊層表示在圖3(C)中，在圖3(C)里漏互連(布線)310與層間絕緣層313相接觸。
最后，如圖3(D)所示，形成透明的導(dǎo)電電極312，或者象素的電極。這樣就做成了液晶顯示器的各象素。本實施例中，全過程用的掩模總數(shù)與常規(guī)工藝一樣五塊。這就是，第一塊掩模用以形成半導(dǎo)體區(qū)，第二塊掩模用以形成柵互連等，第三塊掩模用以形成層間絕緣層中的窗口，第四塊掩模用以形成漏互連等，第五塊掩模用以形成象素各電極。
本發(fā)明中，在柵互連與漏互連的交叉部位有兩層，即柵互連氧化層和層間絕緣層。尤其是，陽極氧化形成的氧化層既致密又電壓—電阻特性優(yōu)良，很適于層間隔離。已往只用一層層間絕緣層，因此在電壓—電阻特性上出現(xiàn)問題。特別是在各導(dǎo)電互連的交叉點、臺階處存在問題。層間絕緣層不能完全覆蓋臺階，可能出現(xiàn)裂痕，結(jié)果常發(fā)生與上導(dǎo)電層短路。在本新穎的方法里，全然不必考慮這種臺階上的缺陷，這就為改善成品率有很大貢獻(xiàn)。
迄今所敘述的實施例，只用于一種導(dǎo)電率類型的薄膜晶體管。當(dāng)然也可用于互補(bǔ)MOS晶體管。圖4示出采用CMOS晶體管的一個液晶顯示器的象素的一個實施例。使用CMOS晶體管的場合，在制造一種導(dǎo)電類型晶體管工藝中必須添加上一兩個光刻步驟。圖4表示制作一個象素需要5塊掩模的制造步驟。
首先如前實施例相同的方法，在一絕緣基片401上形成鈍化膜402，在所希望的部分形成半導(dǎo)體區(qū)403a和403b，然后形成柵絕緣膜，用鋁在柵絕緣膜上形成金屬互連409及柵極406a、406b。
把上述的互連和電極經(jīng)陽極氧化，氧化到適當(dāng)?shù)纳疃?。這里，例如它們由鋁制作，它們和表面都覆蓋著氧化鋁被覆層409。若柵絕緣膜是由氧化硅組成的，那就用1/10氫氟酸溶液，稍稍腐蝕該基片，選擇性地腐蝕去柵絕緣膜。此時，位于柵互連之下的和覆蓋了氧化鋁柵極之下的那些氧化硅部分將不會腐蝕掉。接著用周知的方法，將摻雜劑原子引入到半導(dǎo)體區(qū)內(nèi)。例如，摻雜劑原子的導(dǎo)電類型是n-型。
用另一方法，柵互連和柵電極氧化后，該柵絕緣膜保留時，注入摻雜劑原子。然后腐蝕柵絕緣膜，而用氧化鋁作為掩模。結(jié)果得到一種類似的結(jié)構(gòu)，這就是用圖4(A)所示的。
在圖1和圖3的實施例中，先于導(dǎo)電互連和電極表面氧化就注入摻雜劑原子。圖1的實施例中，先于表面氧化除去柵絕緣膜。因此作為典型表示在圖1(C)，氧化鋁的傘形部分留在導(dǎo)電互連和電極的表面。如果氧化鋁的厚度為500nm，產(chǎn)生大致約為250nm的伸出部。在隨后導(dǎo)電互連形成中，傘形部分會產(chǎn)生空隙，引起導(dǎo)電互連斷裂的問題。但在圖4的例子中，產(chǎn)生的空隙較少，故可避免互連斷裂的問題。
接著，用材料407，諸如先刻掩膜料，覆蓋留下的半導(dǎo)體區(qū)403a。在這種情況下，注入P-型摻雜劑原子。最后得到n-型摻雜區(qū)408a和p-型摻雜區(qū)408b，所得的疊層示于圖4(B)。
除這些制造部分外，還可以實施以下步驟。在半導(dǎo)體區(qū)未加入摻雜物的階段，首先用光刻膠之類涂覆半導(dǎo)體區(qū)403b，讓n-型摻雜劑只注入到半導(dǎo)體區(qū)403a，而后覆蓋該半導(dǎo)體區(qū)403a。然后只把p-型摻雜劑引入到半導(dǎo)體區(qū)403b中。但是采用此方法時，與圖4的方法相比較，需要再來一個掩模。
隨后按圖1實施例相同的方式，形成金屬互連和電極410a、410b、411，產(chǎn)生圖4(C)的結(jié)構(gòu)，然后形成一象素電極412，結(jié)果衍生出圖4(D)所見的一種結(jié)構(gòu)。
圖5是通過上述步驟制造的一個液晶顯示器的象素的頂視圖。本實施例中，該柵互連405或鄰近柵互連405的一部分嵌入象素電極412之下。它們之間形成了一個電容，這個電容起著圖2存儲電容類似的作用。圖5的點線a、b和c相當(dāng)于圖4(D)的點劃線a、b和c。圖4是表示沿點劃線作出的截面圖。
上述實施例中，CMOS器件采取反相器結(jié)構(gòu)，該CMOS器件也可設(shè)想為緩沖器結(jié)構(gòu)，而轉(zhuǎn)移門結(jié)構(gòu)則記述在本申請人及其他人提出的日本專利申請系列號145642/1991、145643/1991、145566/1991、157502/1991、157503/1991、157504/1991、157505/1991、157506/1991和157507/1991或這些結(jié)構(gòu)的改進(jìn)之中。
產(chǎn)生這些結(jié)構(gòu)的掩膜數(shù)為5塊，第一塊掩模用于形成半導(dǎo)體區(qū)，第二塊掩模用于形成柵極及其互連，第三塊掩模用于形成P-型摻雜區(qū)，第四塊掩膜用于形成第二金屬互連，第五塊掩模用于形成象素電極。常規(guī)工藝則需要6塊掩模，第一塊掩模用于形成半導(dǎo)體區(qū)，第二塊掩模用于形成柵極及其互連，第三塊掩模用于形成P-型摻雜區(qū)，第四塊掩膜用于形成各電極層間絕緣層的窗口，第五塊掩模用于形成第二金屬互連，第六塊掩模用于形成象素電極。
圖6說明另一種新穎的制造CMOS結(jié)構(gòu)的方法。與前述的圖3與5相連系的制造方法出發(fā)，將更易理解本新方法。本實施例中1如果考慮到只有金屬互連的陽極氧化膜609，用于第一互連605和第二互連610a的交叉層厚度就不夠厚，而互連間的電容會太大，于是形成一層層間絕緣層613附加掩膜。第一塊掩膜用于形成半導(dǎo)體區(qū)603a、603b，第二塊掩膜用于形成柵互連和柵電極605、606a、606b，第三塊掩膜用于形成光刻膠層607，第四塊掩膜用于形成各電極的在層間絕緣層上的窗口614a、614b、615，第五塊掩膜用于形成第二金屬互連和電極610a、610b、611，第六塊掩膜用于形成該象素電極612。該掩膜模塊數(shù)與常規(guī)制造方法所用的最少掩模塊一樣。但是，除CMOS結(jié)構(gòu)外，獲得了用圖3所示制造方法所取得的同樣的優(yōu)點，能夠達(dá)到高成品率。
圖7說明本發(fā)明的另一個實施例，在圖1、3、4和6的這些實施例中，上下層互連間的層間絕緣層的厚度基本上等于存儲電容互連與象素電極間絕緣層的厚度，以增加前者厚度為好，而以減少后者的厚度為優(yōu)，圖7的方法就能滿足這種矛盾的要求。
與圖1實施例的方法一樣，在絕緣基片710上形成一層鈍化膜702。形成半導(dǎo)體區(qū)703，而后再形成柵氧化膜704。此后形成柵互連705、柵極706以及存儲電容707。通過陽極氧化法氧化這些互連與電極的表面，用該氧化膜709作掩蔽，除去柵絕緣膜。然后就用柵極作為掩蔽，用自對準(zhǔn)離子注入法注入摻雜劑離子，這樣形成摻雜了的區(qū)域708。柵絕緣膜以后也可以留下。這種情況下，得到圖7(A)表示的一種結(jié)構(gòu)。
其次，如圖7(B)所示，形成一象素的電極712。如圖7(C)所示，形成一層間絕緣層713。在這些層間絕緣層713上形成用于源、漏電極的窗口714。再形成一漏互連710，得到圖7(D)所示的疊層。
具有這樣結(jié)構(gòu)的液晶顯示器的各象素中，各導(dǎo)電互連交叉處的層間絕緣層較厚，而存儲電容互連的介質(zhì)層卻較薄。用于制作所說這些步驟的掩膜板數(shù)，到此為止為5塊。第一塊掩模用于形成半導(dǎo)體區(qū)，第二塊掩模用于形成柵互連及其電極，第三塊掩模用于形成象素電極，第四塊掩膜用于形成電極的層間絕緣層上的窗口，第五塊掩模用于形成上金屬互連。
該結(jié)構(gòu)中，起漏互連作用的上金屬互連覆蓋著象素電極。結(jié)果當(dāng)形成對面的電極時，漏互連的電場較強(qiáng)，而該象素電極的電場則較弱。正常工作下維持一信號施加到漏互連上。所以即使漏互連占用的面積較小，因高電壓加到漏互連上而沒考慮圖象繼續(xù)不變地形成明亮或黑暗的條件，因而圖象受到很大影響。而且由于傳輸過該漏互連的信號包含其他象素的信息，類似串話的一種現(xiàn)象發(fā)生了。因此采用圖7結(jié)構(gòu)時，對于這一點應(yīng)予足夠的注意。例如需要把TFT(薄膜晶體管)底板安裝在正面，或其它想到的裝置上。因為漏互連總是處于陰影與不可見處，加到漏互連上的信號不會影響視覺的感受。
圖1和3實施例中的存儲電容互連靠在象素電極下面，并因此象素電極不平整，這就使得同一象素電極內(nèi)的電場強(qiáng)度不均勻，互連的寬度也稍稍不同。因此各象素做得一樣高，以達(dá)到有更均勻的各象素特性，圖8說明的一種方法完全滿足這些要求。
按圖1和7實施例的同樣方法，在絕緣基片801上形成鈍化膜802。形成半導(dǎo)體區(qū)803，而后形成柵氧化膜804。此后形成柵互連805、柵電極806以及存儲電容互連807。這些互連與電極的表面經(jīng)陽極氧化法氧化。用氧化膜809作掩膜，除去柵絕緣膜。然后當(dāng)用柵作掩模時，用自準(zhǔn)離子注入法注入摻雜劑離子，而形成摻雜區(qū)808。柵氧化膜也可以事后留下。這樣得到圖8(A)所示的一種結(jié)構(gòu)。
然后，如圖8(B)所示，形成漏互連810。由有機(jī)材料，諸如聚酰亞胺，形成平坦的涂層813，如圖8(C)所示。最后，形成源電極窗口815及象素電極812，所得的結(jié)構(gòu)表示在圖8(D)中。
到所說的步驟為止，所用的掩膜塊數(shù)是5塊，第一塊掩模用于形成半導(dǎo)體區(qū)，第二塊掩模用于形成柵互連及其電極，第三塊掩模用于形成上金屬互連，第四塊掩膜用于形成電極在層間絕緣層上的窗口，第五塊掩模用于形成象素電極。按此方式，本發(fā)明能制造適于各種不同用途的半導(dǎo)體器件。
根據(jù)本發(fā)明，陽極氧化可以作為一種手段用來氧化金屬互連。這種陽極氧化在電解液中的陽極和陰極之間可加電壓50到200V以上。有時用陽極氧化法氧化了的金屬互連與電極周圍產(chǎn)生超過10MV/cm的巨大電位梯度。因此必須保護(hù)柵絕緣膜能抵抗這樣的高電壓。為此要求將半導(dǎo)體區(qū)置于與柵互連及電極相同的電位。
圖9說明一種達(dá)到此目的的方法。首先在一絕緣基片901上形成條形的半導(dǎo)體區(qū)903。半導(dǎo)體區(qū)上再形成柵絕緣膜。又在半導(dǎo)體區(qū)的各端的柵絕緣膜上形成窗口916。形成柵互連與柵電極905。這就是，經(jīng)窗口916把半導(dǎo)體區(qū)903的電位保持在與柵互連及柵電極905相同的電位上。然后用陽極氧化法氧化這些表面，這樣半導(dǎo)體區(qū)與柵互連/電極之間基本上不會產(chǎn)生電場。因此不大可能有一額外的電壓施加到柵絕緣膜上而損壞該薄膜。這種情況見圖9(A)。
陽極氧化完畢，注入摻雜劑原子。將該條形的半導(dǎo)體區(qū)分割成適當(dāng)?shù)拈L度。在柵互連上形成的氧化膜上做出窗口917。然后形成漏互連與漏電極910。此種情況，柵互連905就與漏互連910保持在相同的電位上，其結(jié)果就能防止因工作產(chǎn)生的靜電而在柵互連與漏互連的交叉處的電介質(zhì)上擊穿。還意味著，這種制作步驟，陽極氧化時，與加上的高電壓無關(guān)。接著，隨除去周圍的金屬互連線之后，形成象素電極912。
在上邊的工藝過程中，需要光刻步驟形成窗口以連接導(dǎo)電互連。該步驟的精度遠(yuǎn)遜于形成象素步驟的精度，所以添加該光刻步驟不致于降低成品率。只是表面的氧化膜可能要用激光束來蒸發(fā)。假如這樣，該制作就極其簡便。
按圖9方法，用的掩膜數(shù)為7塊。這就是，第一塊掩模用于形成條形半導(dǎo)體區(qū)，第二塊掩模用于形成在柵絕緣膜上的窗口，第三塊掩模用于形成柵互連與柵電極，第四塊掩膜用于分割條形半導(dǎo)體區(qū)，第五塊掩膜用于形成在氧化膜上的窗口，第六塊掩模用于形成漏互連與漏電極，第七塊掩膜用于形成象素電極。這種情況下為產(chǎn)生同樣的結(jié)構(gòu)，要比圖1的工藝過程需要更多的掩膜板。如上所述該第二和第四掩模板不需高精度，實質(zhì)上可以理解為需要五塊掩膜板。即比圖1的方法只需多一塊掩模板。實施例1現(xiàn)在參看圖10，描述本發(fā)明的實施例1。將本發(fā)明應(yīng)用于AN玻璃基片上制造CMOS TFT。首先按圖10(A)所示，用低壓CVD法在AN玻璃基片151上形成厚100nm的氧化硅膜152a。在低壓CVD法中，原料氣體采用二氯硅烷(SiH2Cl2)和氨，氣壓為10到1000pa，溫度為500-800℃，以550到750℃為好。當(dāng)然，硅烷(SiH4)或三氯硅烷(SiHCl3)也可以用。除低壓CVD法外，其他CVD技術(shù)，諸如等離子體CVD、光協(xié)CVD或等離子增強(qiáng)CVD等都可使用。
這種方法形成的氮化硅膜能阻止玻璃基片含有可移動離子，如鈉離子之類。進(jìn)入半導(dǎo)體。因此假如基片上可移動離子的數(shù)量相當(dāng)少，則不必制作氮化硅膜。該氮化硅膜還可用氧化鋁膜替代。欲形成氧化鋁膜，前述的低壓CVD法，要用三甲基鋁(Al(CH3)3)與一種氧化氣體，如氧或—氧化二氮(N2O)。采用其它CVD技術(shù)的話，也可用類似的材料。還有，氮化硅膜可用濺射法形成。
在該圖中，氮化硅膜只在形成器件的玻璃基片表面上形成。由于以下的理由，最好整個玻璃基片被包覆在氮化硅膜之內(nèi)。在隨后的陽極氧化步驟中，該基片要浸在電解液中。要是玻璃基片有裸露部分，于是溶液中的堿離子由這些裸露部位解離而粘到或進(jìn)入半導(dǎo)體區(qū)。
然后，形成厚度為70nm的氧化硅膜152b。ECR等離子CVD或濺射法都很適宜于做這種膜。一半導(dǎo)體區(qū)就形成在該氧化硅膜上。如果眾多的界面能級與許多陷阱中心出現(xiàn)在氧化硅膜與半導(dǎo)體區(qū)的界面上，那么半導(dǎo)體區(qū)的電導(dǎo)率就不能控制，這會惡化晶體管的特性。所以制作氧化硅膜要給予足夠的注意，應(yīng)想到氮化硅不能被氧化硅替換，因為氮化硅膜自身常常俘獲載流子。
我們的研究已經(jīng)揭示出，用ECR等離子CVD法或濺射法形成的氧化硅膜有很小的界面能級密度，因此極適合本用途。尤其是，濺射法制做氧化硅膜的場合，當(dāng)一塊氧化硅用做靶、氣氛為氧與氬的混合氣體，而氧氣含量為50～100％時形成的，被覆膜有良好的特性。由ECR等離子CVD法產(chǎn)生該膜的場合，在應(yīng)當(dāng)用硅烷(SiH4)和氧，按這個方法形成的氧化硅膜與隨后形成的半導(dǎo)體被覆膜或硅膜之間的界面能級密度約為1011Cm-2，這是一個相當(dāng)優(yōu)良的密度。當(dāng)用濺射或ECR等離子CVD法形成被覆膜時。若氣氛中添加1-5％氯化氫、氟化氫之類，或者添加含氯或氟的1-10％硅烷，諸如二氯硅烷或四氟化硅(SiH4)，那么，氯或氟就會被引入氧化硅被覆膜中。因此該引入的原子與終端不成對的位置(懸空鍵)的硅—氧鍵的硅原子牢固地健合。這樣會進(jìn)一步減少界面能級，例如降低到5到9×1010Cm-2。
然后，用低壓CVD法形成了厚度為30nm的硅被覆膜。使用超過6N的硅烷，諸如SiH4、Si2H6或Si3H8做硅源。被覆膜不用摻雜劑摻雜。但是在制造CMOS時，如要求NMOS與PMOS的閾值電壓基本上相等，那么就把微量的乙硼烷(B2H6)加入原料氣體中，以使其含硼密度為1015到1016Cm-3。換一種方法把摻雜劑離子，如BF2_+在形成硅膜之后注入其中。
這三種膜都可用連續(xù)形成薄膜的多室薄膜形成裝置制成，而無需將基片曝露在大氣中。尤其是一種能保護(hù)界面不受沾污的連續(xù)成膜系統(tǒng)，對制造薄膜晶體管來說，是不可缺少的，因為半導(dǎo)體的界面特性是重要的。
然后用眾所周知的方法光刻圖案，使硅被覆膜形成一個p-溝TFT區(qū)153a與一個n-溝TFT區(qū)153b。該疊層在氫氣氛中600℃下退火24到72小時，使TFT區(qū)結(jié)晶化。則前述的濺射或ECR等離子CVD法形成了的氧化硅膜154成為柵絕緣膜。類似于上述的氧化硅被覆膜152b，該氧化硅被覆膜與半導(dǎo)體區(qū)的界面特性也很重要，所以要極細(xì)心地制造這層被覆膜，這層被覆膜的厚度為100nm。
此后，經(jīng)電子束蒸發(fā)形成厚為0.8到1.0μm的鋁被覆膜。該膜也可用濺射或金屬有機(jī)物CVD法形成。用周知的方法把鋁膜刻成圖形，形成柵極156a、156b和柵互連(布線)155。就如此，得到一種如圖10(A)所示的疊層。該柵電極的寬度為10μm。
然后用陽極氧化法氧化柵電極與柵互連的表面，形成厚0.3至0.5μm的氧化鋁被覆膜?，F(xiàn)在在下文描述實施陽極氧化的方法，應(yīng)注意下述給出的量值不過是構(gòu)成的舉例。最佳量值應(yīng)由要制造的器件的尺寸和其它因素決定。這就是下述給出的數(shù)值僅僅是限定本發(fā)明的范圍。首先制成含堿離子濃度為0.1至10％，例如3％。然后將1-20％，如10％的氨水加到酒石酸中，把PH調(diào)到7±0.5。
一鉑電極用做陰極放入該溶液內(nèi)，再把整個疊層浸在溶液中，基片上的柵互連和柵電極被連接到DC電源的正端。首先，供給2mA的恒定電流。陽極和陰極或鉑電極之間的電壓隨時間也隨溶液的濃度改變，這取決于在柵電極與柵互連上形成的氧化膜的厚度，通常隨氧化膜的厚度增大，需要一較高的電壓。用這種方法保持供電的電流電壓到150V后，電壓就維持不變了。電流加到0.1mA后，保持這種供給的電流，恒流狀態(tài)持續(xù)約50分鐘。而恒壓狀態(tài)則持續(xù)2小時。在柵電極與柵互連的表面形成了厚度0.3到0.5μm的氧化鋁膜159。該形成的氧化鋁膜不需任何處理，就已足夠致密。為增強(qiáng)電絕緣能力，將疊層在熱水中泡10分鐘。通過該步驟形成了能抗高電壓6到12MV/Cm的被覆膜。這種情況表示在圖10(B)中。
然后，將疊層浸在氫氟酸溶液內(nèi)，如1/10的氫氟酸，以便腐蝕氧化硅膜154，而在半導(dǎo)體區(qū)表面露出，由于氧化鋁不溶于氫氟酸，在柵電極與柵互連底下的那些氧化硅膜部分就不會被腐蝕掉。留下柵互連(布線)155與柵電極156a及156b底下的氧化硅154。該柵互連(布線)155底下留下的氧化硅膜含有與柵電極156a及156b留下的氧化硅相同的材料，它就形成在基片(絕緣基片表面)和柵互連(布線)155之間。但是，如若該疊層長時間放在氫氟酸里，甚至柵電極與柵互連下的這些氧化硅膜部分也會被溶解掉。
接著，用公知的離子注入法，以1018原子/Cm3的濃度注入硼或硼化物，例如BF+2_的離子。這時除受到二次散射的離子外，位于柵極下的半導(dǎo)體部分不會有注入離子進(jìn)入。即摻雜區(qū)能夠用自對準(zhǔn)的工藝過程形成。如此，就形成了P-型摻雜區(qū)158a。
其次如圖10(C)所示，用光刻膠157涂覆半導(dǎo)體區(qū)153a；只露出半導(dǎo)體區(qū)153b。在此條件下以1020原子/Cm3的濃度注入磷離子。半導(dǎo)體區(qū)153b已經(jīng)存在硼離子，但磷離子要超過硼離子濃度。所以該區(qū)是n-型摻雜的，得到n-型摻雜區(qū)158b。按這種方法，摻雜劑離子能射進(jìn)半導(dǎo)體區(qū)。在這個摻雜區(qū)中，由于離子注入的轟擊使晶格畸變。因此該摻雜區(qū)設(shè)想為一種非晶狀態(tài)，包括微晶態(tài)，或者成為這兩種狀態(tài)的一種混合狀態(tài)。由于還沒有找到描述這種狀態(tài)的任何恰當(dāng)?shù)脑~匯，這里稱之為非晶態(tài)。
再其次，除掉光刻膠，來自一個激光器，諸如激發(fā)物激光器或氬離子激光器的激光輻射照射到疊層上使其退火。這里采用一種發(fā)射激光脈沖波長248nm、脈沖寬度10nsec的KrF激發(fā)物激光器，如果發(fā)生能量密度為150到250mJ/Cm2，如210mJ/Cm2的激光輻射10次閃射，那么完全可以肯定地實現(xiàn)了結(jié)晶化。如果閃射數(shù)少于這個值，因激光器輸出的不可控的波動和變化，結(jié)晶化會不均勻，在這種激光退火下，激光輻射照射不到位于柵極下的部分，因此這些部分不會形成結(jié)晶。但是如半導(dǎo)體區(qū)較厚，用輻射的衍射，激光輻射到了疊層的幾何陰影區(qū)，從而會進(jìn)行晶化。半導(dǎo)體區(qū)的厚度大于激光輻射波長的地方，激光輻射的衍射范圍約為激光波長之半；半導(dǎo)體區(qū)的厚度小于激光波長的地方，衍射的范圍近似等于半導(dǎo)體區(qū)的厚度。本實施例中，半導(dǎo)體區(qū)厚度為30nm，遠(yuǎn)小于激光輻射的波長248nm。因此衍射的范圍遠(yuǎn)小于柵電極的寬度10μm。所以如果用離子注入產(chǎn)生了非晶區(qū)，用激光退火不會使該區(qū)的某些區(qū)域結(jié)晶化。這些部分的意義稍后會說明。
用這樣的方法，大致上能制造出CMOS TFT結(jié)構(gòu)。只是需要在這些TFTs上形成金屬互連，不象現(xiàn)有技術(shù)的TFTs，不必再形成漏、漏電極的窗口。因此很容易形成這些金屬互連，更仔細(xì)地說，由于已經(jīng)裸露出這些半導(dǎo)體區(qū)，通過在裸露部位上形成鋁或其它金屬膜就能簡單地制造出歐姆接觸。因此舉個例，如圖10所示，在整個表面形成一層鋁膜或多層鋁和鉻膜163，不需要的部分用公知的方法光刻腐蝕掉，形成第二導(dǎo)電互連(布線)160a、160b和161。互連(布線)160a是與設(shè)在半導(dǎo)體區(qū)153a的漏區(qū)158a連接的漏布線?；ミB(布線)160a是與覆蓋著柵互連(布線)155(柵互連155上的氧化表面159)的層相接觸。
對不需要高精度的器件來說，這些互連可用金屬掩膜，通過真空蒸發(fā)或其它方法直接形成。于是如圖10(D)所示，在要求形成液晶象素的那部分，形成用來做液晶顯示器象素電極的被覆膜162。
用于制作所述步驟的掩膜數(shù)到此為止是五塊。這就是，第一塊掩模用于形成半導(dǎo)體區(qū)153a和153b，第二塊掩模用于形成柵電極與柵互連，第三塊掩模用于形成光刻膠層157，第四塊掩膜用于形成第二導(dǎo)電互連，第五塊掩膜用于形成象素電極。本TFTs有由于柵電極與摻雜區(qū)之間的幾何上下重合產(chǎn)生的偏移區(qū)，此外還有垂直摻雜區(qū)164。在這兩類摻雜區(qū)間還存在非晶的摻雜區(qū)165。形成非晶區(qū)的優(yōu)點，詳細(xì)地敘述在本發(fā)明人等1991年8月16日提出申請的、題為“絕緣柵半導(dǎo)體器件及其制造方法”的日本發(fā)明專利申請中，它已轉(zhuǎn)讓給日本半導(dǎo)體能源實驗有限公司(SemiConductorEnergy Laboratory Co.Ltd)，所以這些優(yōu)點這里不再贅述。
在通過這些步驟制造的疊層(此后叫做第一疊層)上形成聚酰亞胺薄膜。該聚酰亞胺表面用棉布拋光。在另一疊層(此后叫做第二疊層)上形成ITD(銦錫氧化物)的透明電極。再把聚酰亞胺膜制作在該ITD電極之上。聚酰亞胺的表面又用棉布拋光。將第一和第二疊層堆疊在一起，這樣使第一疊層上的拋光方向與第二疊層上的拋光方向平行，然后將向列液晶注入到第一與第二疊層之間。此后將具有一對極化平面彼此相垂直的極化板的尼科耳(Nicol)棱鏡粘結(jié)在各疊層的外側(cè)。這樣就完成了一種非扭轉(zhuǎn)的向列液晶光電器件。要這樣粘結(jié)尼科耳棱鏡，這對極化板的吸收軸的方向與第一及第二疊層的拋光方向成45度角。
當(dāng)關(guān)斷時，因二次折射這種非扭轉(zhuǎn)向列液晶電光器件顯示白色。而當(dāng)器件開通時，向列液晶立放在疊層上面呈現(xiàn)黑色。
人們應(yīng)知道，本發(fā)明不限于上述的非扭轉(zhuǎn)向列液晶電光器件，而還能應(yīng)用于其它液晶電光器件。例如本發(fā)明可用于反鐵電液晶電光器件。
按照本發(fā)明，可以用比常規(guī)為少的掩模板數(shù)來制造TFTs，也可用與現(xiàn)有技術(shù)相同的掩模板數(shù)以新的方法來制造出更可靠的TFTs。
本發(fā)明的一個目的是改進(jìn)制造TFTs的成品率，尤其是TFTs有源與漏電極的制做是一種需要精度高于1μm的先進(jìn)技術(shù)的工作。這個制作步驟會比其它步驟造成更多的不合格的電路板。
隨著一塊板上封裝的TFTs數(shù)量的增加和隨板面積的增大，次品數(shù)量也會增多，因為電極窗口的形成和電極互連的形成都需要很先進(jìn)的技術(shù)。本發(fā)明省去了電極窗口的形成，因此成品率就只與電極互連的形成有關(guān)。讓我們設(shè)想一下，因窗口形成步驟與因形成電極互連步驟造成次品的百分比，兩者都為20％。如此兩個步驟處理只有64％的成品合格。按照本發(fā)明省去了電極窗口的形成步驟，則合格率達(dá)80％。
液晶顯示器中，由于柵互連與信號線，諸如源與漏互連的短路產(chǎn)生廢品造成嚴(yán)重的問題。這是因加工問題，但可認(rèn)為由不合格的層間絕緣層誘發(fā)出的問題直接引起的。特別是，由氧化硅構(gòu)成的層間絕緣層不能完全覆蓋不平的導(dǎo)電互連，使得其厚度不均勻，尤其是在下層?xùn)呕ミB的側(cè)面上的該膜更薄。另一方面，要在下層互連的上表面形成一足夠厚的膜。此種情況下，如形成了上層互連，短路也總是出現(xiàn)在下層互連的側(cè)面處。但是按照本發(fā)明的方法，用陽極氧化的方法都能夠在下層互連的側(cè)面及上表面，實際上可形成厚度均勻的絕緣膜，所以上述的問題被解決了。要是在該絕緣氧化膜形成之后，形成常規(guī)的層間絕緣膜，那么電絕緣性能還會加強(qiáng)。
權(quán)利要求
1.一種制造絕緣柵場效應(yīng)晶體管的方法，包括步驟在一玻璃基片上形成包括氮化硅的第一絕緣層；采用CVD方法在所述第一絕緣層上形成包括氧化硅的第二絕緣膜；采用CVD方法在所述第二絕緣層上形成包括非晶體硅的半導(dǎo)體膜；及使所述半導(dǎo)體膜結(jié)晶，其中所述第二絕緣層和所述半導(dǎo)體膜在一多室系統(tǒng)中形成，以使所述基片不暴露于空氣之中。
2.一種制造絕緣柵場效應(yīng)晶體管的方法，包括步驟在一玻璃基片上形成包括氮化硅的第一絕緣層；采用CVD方法在所述第一絕緣層上形成包括氧化硅的第二絕緣膜；采用CVD方法在所述第二絕緣層上形成包括非晶體硅的半導(dǎo)體膜，以使所述第二絕緣層不暴露于空氣之中；及使所述半導(dǎo)體膜結(jié)晶。
3.一種制造絕緣柵場效應(yīng)晶體管的方法，包括步驟在一玻璃基片上形成包括氮化硅的第一絕緣層；采用CVD方法在所述第一絕緣層上形成包括氧化硅的第二絕緣膜；采用CVD方法在所述第二絕緣層上形成包括非晶體硅的半導(dǎo)體膜；向所述半導(dǎo)體膜注入含有硼的雜質(zhì)的離子；及在注入所述離子之后使所述半導(dǎo)體膜結(jié)晶，其中所述第二絕緣層和所述半導(dǎo)體膜在一多室系統(tǒng)中形成，以使所述基片不暴露于空氣之中。
4.一種制造絕緣柵場效應(yīng)晶體管的方法，包括步驟在一玻璃基片上形成包括氮化硅的第一絕緣層；采用CVD方法在所述第一絕緣層上形成包括氧化硅的第二絕緣膜；采用CVD方法在所述第二絕緣層上形成包括非晶體硅的半導(dǎo)體膜，以使所述第二絕緣層不暴露于空氣之中；向所述半導(dǎo)體膜注入含有硼雜質(zhì)的離子；及在注入所述離子之后將所述半導(dǎo)體膜結(jié)晶。
5.一種制造絕緣柵場效應(yīng)晶體管的方法，包括步驟在一玻璃基片上形成包括氮化硅的第一絕緣層；采用CVD方法在所述第一絕緣層上形成包括氧化硅的第二絕緣膜；采用CVD方法在所述第二絕緣層上形成包括非晶體硅的半導(dǎo)體膜；向所述半導(dǎo)體膜注入含有硼的雜質(zhì)的離子；及使所述半導(dǎo)體膜結(jié)晶，其中所述第二絕緣層和所述半導(dǎo)體膜在一多室系統(tǒng)中形成，以使所述基片不暴露于空氣之中。
6.一種制造絕緣柵場效應(yīng)晶體管的方法，包括步驟在一玻璃基片上形成包括氮化硅的第一絕緣層；采用CVD方法在所述第一絕緣層上形成包括氧化硅的第二絕緣膜；采用CVD方法在所述第二絕緣層上形成包括非晶體硅的半導(dǎo)體膜，以使所述第二絕緣層不暴露于空氣之中；向所述半導(dǎo)體膜注入含有硼的雜質(zhì)的離子；及使所述半導(dǎo)體膜結(jié)晶。
7.根據(jù)權(quán)利要求1的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，所述包括氮化硅的第一絕緣層在所述多室系統(tǒng)中形成，并且形成所述第二絕緣層以使所述第一絕緣層不暴露于空氣之中。
8.根據(jù)權(quán)利要求3的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，所述包括氮化硅的第一絕緣層在所述多室系統(tǒng)中形成，并且形成所述第二絕緣層以使所述第一絕緣層不暴露于空氣之中。
9.根據(jù)權(quán)利要求5的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，所述包括氮化硅的第一絕緣層在所述多室系統(tǒng)中形成，并且形成所述第二絕緣層以使所述第一絕緣層不暴露于空氣之中。
10.根據(jù)權(quán)利要求2的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，在所述第一絕緣層上形成所述第二絕緣層，以使所述第一絕緣層不暴露于空氣之中。
11.根據(jù)權(quán)利要求4的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，在所述第一絕緣層上形成所述第二絕緣層，以使所述第一絕緣層不暴露于空氣之中。
12.根據(jù)權(quán)利要求6的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，在所述第一絕緣層上形成所述第二絕緣層，以使所述第一絕緣層不暴露于空氣之中。
13.根據(jù)權(quán)利要求3至6的其中任一的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，所述半導(dǎo)體膜摻有濃度為1015至1016/cm3的硼。
14.根據(jù)權(quán)利要求1至6的其中任一的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，還包括的步驟為，在接近所述半導(dǎo)體膜的位置形成一柵電極。
15.根據(jù)權(quán)利要求1至6的其中任一的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，還包括的步驟為，在所述結(jié)晶后的半導(dǎo)體膜上形成一柵電極。
16.根據(jù)權(quán)利要求3至6的其中任一的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，采用等離子CVD方法形成所述包括氮化硅的第一絕緣膜。
17.根據(jù)權(quán)利要求3至6的其中任一的制造絕緣柵場效應(yīng)晶體管的方法，其特征在于，采用等離子CVD方法形成所述包括氧化硅的第二絕緣膜。
18.一種制造絕緣柵場效應(yīng)晶體管的方法，包括步驟在一玻璃基片上形成第一絕緣層；采用CVD方法在所述第一絕緣層上形成包括氧化硅的第二絕緣膜；采用CVD方法在所述第二絕緣層上形成包括非晶體硅的半導(dǎo)體膜，以使所述第二絕緣層不暴露于空氣之中；及使所述半導(dǎo)體膜結(jié)晶。
19.根據(jù)權(quán)利要求18的方法，其特征在于，所述第二絕緣層和所述半導(dǎo)體膜連續(xù)地在一多室系統(tǒng)中形成。
20.根據(jù)權(quán)利要求18的方法，其特征在于，還包括的步驟為，將含有硼的雜質(zhì)的離子摻入所述半導(dǎo)體膜。
21.根據(jù)權(quán)利要求18的方法，其特征在于，所述半導(dǎo)體膜是采用等離子CVD方法形成的。
22.根據(jù)權(quán)利要求18的方法，其特征在于，所述第二絕緣層是采用等離子CVD方法形成的。
全文摘要
一種薄膜晶體管或集成電路,包括一絕緣基片,在該基片上形成的TFTs(薄膜晶體管),以及多層導(dǎo)電互連。該電路具有成為柵電極與柵互連的第一金屬化層。第一金屬化層的表面經(jīng)陽極氧化,氧化形成第一金屬化表面上的絕緣被覆膜,變成源與漏電極或?qū)щ娀ミB的第二金屬層于是直接或經(jīng)過一層間絕緣層形成在絕緣被覆膜上。隨之改進(jìn)成品率及改善可靠性。
文檔編號H01L21/02GK1254947SQ99120389
公開日2000年5月31日 申請日期1999年9月17日 優(yōu)先權(quán)日1991年9月25日
發(fā)明者山崎舜平, 竹村保彥, 間瀨晃, 魚地秀貴 申請人:株式會社半導(dǎo)體能源研究所