專利名稱：可修改的半導(dǎo)體電路元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體電路，特別涉及具有多導(dǎo)電層的電路。
在半導(dǎo)體集成電路芯片的設(shè)計(jì)和開發(fā)中，通常需要多次重復(fù)直到達(dá)到理想的設(shè)計(jì)。在每次重復(fù)時(shí)，測(cè)量和分析性能特性，進(jìn)行調(diào)節(jié)調(diào)整到需要的性能。此外，當(dāng)設(shè)計(jì)要求改變時(shí)，還需要進(jìn)一步的改變。這些結(jié)果對(duì)于必須由標(biāo)準(zhǔn)的元件設(shè)計(jì)用于每個(gè)新產(chǎn)品或應(yīng)用的專用集成電路(ASIC)芯片特別重要。
要避免每次重復(fù)時(shí)消耗大量的成本和時(shí)間延遲再生多層芯片需要的多層掩模，ASIC芯片通常提供有額外的單元、或柵塊或其它標(biāo)準(zhǔn)功能的電路元件。這些單元可以包括復(fù)雜的塊或可以為簡(jiǎn)單的電子元件。當(dāng)一個(gè)新的重復(fù)需要修改設(shè)計(jì)時(shí)，根據(jù)現(xiàn)有主電路的需要操作地連接或斷開備用單元，對(duì)現(xiàn)有芯片進(jìn)行經(jīng)驗(yàn)修改。這樣能迅速地測(cè)試設(shè)計(jì)修改方案，同時(shí)不必為新掩模工件組(work set)花費(fèi)大量的成本?？梢酝ㄟ^(guò)切斷現(xiàn)有的金屬條，或淀積導(dǎo)電的“跨線”連接已有導(dǎo)電路徑的聚焦離子束(FIB)技術(shù)進(jìn)行修改。由于這可用于向備用的單元提供電源，和/或?qū)⑦@種單元的輸入或輸出連接到主電路，由此將其插在電路中。
此外，使用電路元件的備用單元對(duì)于在設(shè)計(jì)原型中執(zhí)行FIB修改證實(shí)的經(jīng)驗(yàn)修改同樣很有用，因?yàn)樗璧碾娐吩汛嬖谟诙嘌谀由?，通常僅需要修改一個(gè)金屬掩模層將單元連接到主電路內(nèi)。由此，不必改變大多數(shù)現(xiàn)有的掩模，并且不必使用對(duì)于有效和可靠地制造不實(shí)用的FIB技術(shù)就可以制造修改的電路。
雖然使用電路元件的備用單元和FIB修改對(duì)于一些現(xiàn)有集成電路的開發(fā)很有效，但通常不適合在許多較新的芯片上，特別是金屬層數(shù)不斷增加的那些芯片上的越來(lái)越精細(xì)和稠密的金屬圖形。這是由于可能需要訪問(wèn)的金屬條在其它金屬層下將不能訪問(wèn)。如果需要切斷條或連接跨線條，同時(shí)不損壞必須保持不受影響的疊置電路，這樣做是不現(xiàn)實(shí)的。
本發(fā)明通過(guò)向具有襯底的集成電路芯片提供幾個(gè)疊置的金屬層克服了現(xiàn)有技術(shù)的局限。下金屬層與襯底相鄰，上層設(shè)置在下層上并與下層隔開。芯片具有包括多個(gè)電路元件和多個(gè)存取元件的電路，每個(gè)存取元件關(guān)聯(lián)并電連接到一個(gè)電路元件。每個(gè)存取元件包括下層中的第一和第二端子，以及上層中細(xì)長(zhǎng)的跨接元件。跨接元件有疊置并電連接到第一端子的第一端，以及疊置并電連接到第二端子的第二端?？梢赃B接一個(gè)端子以提供電源或到相關(guān)電路元件的輸入或輸出的連接。然后通過(guò)切斷跨接元件、或通過(guò)將跨接元件連接到芯片上其它的電路使電路元件的操作失效或使能來(lái)修改芯片。


圖1為根據(jù)本發(fā)明的優(yōu)選實(shí)施例集成電路芯片的簡(jiǎn)化平面圖。
圖2為根據(jù)圖1的實(shí)施例電路元件的放大圖。
圖3為根據(jù)圖1的實(shí)施例一對(duì)存取元件的放大圖。
圖4為沿圖3的線4-4截取的存取元件的剖面圖。
圖5為在修改的情況中根據(jù)圖1的實(shí)施例的一對(duì)存取元件的放大圖。
圖1示出了具有多個(gè)互連電路元件或單元12的專用集成電路(ASIC)芯片10，每個(gè)通常具有一個(gè)標(biāo)準(zhǔn)化的功能，設(shè)置這些元件或單元提供定制的芯片功能。雖然為清楚起見示出了有限數(shù)量的大單元，實(shí)際的芯片通常含有成千上萬(wàn)個(gè)單元，并正在繼續(xù)增加。芯片電路包括幾個(gè)備用電路元件或額外的單元14。選擇的備用元件或單元具有當(dāng)芯片設(shè)計(jì)細(xì)化時(shí)，例如在開發(fā)和原型設(shè)計(jì)期間可能需要的功能。一些備用單元通常與主電路元件12斷開，為了測(cè)試設(shè)計(jì)變化，其它的可以電連接，可以可選地?cái)嚅_。
如圖2所示，每個(gè)備用單元14包括一個(gè)功能電路塊16和一個(gè)或多個(gè)存取元件20，在示出的例子中優(yōu)選兩個(gè)。在通常的情況中，電路塊16有一個(gè)邏輯電路，包括一組互連柵，具有邏輯輸入線22和輸出線24。輸入和輸出線連接到各存取元件，如下所述。存取元件20有從單元14延伸出的各外連接線26，如果需要可以連接到其它電路。在另一實(shí)施例中，電路塊可以包括在集成電路上使用的任何電路或部件，帶有提供到包括的電路上任何電節(jié)點(diǎn)的連接的一個(gè)或多個(gè)存取元件。電路不必為數(shù)字邏輯電路，但可以包括任何電子部件或包含有源模擬元件或無(wú)源部件的部件。存取元件不必連接到輸入或輸出線，但可以附加地或替換地連接到任何電源、地、時(shí)鐘、控制、信號(hào)或其它電路元件可能使用的線，對(duì)于使能、失效或修改電路功能很有用。
示出的單元14為通常與其它電路斷開的備用單元，以便連接26終止在存儲(chǔ)元件。然而，對(duì)于包括在芯片的主電路內(nèi)的電路元件，即根據(jù)初始的制造可選地連接的電路可以使用相同布局。此時(shí)，連接26連接到其它電路元件以提供電路的集成。當(dāng)存取元件如此用在主(非備用)元件中時(shí)，存取元件為向相關(guān)線提供電連接的唯一通路。
圖3示出了存取元件20的詳細(xì)圖。每個(gè)元件有一個(gè)細(xì)長(zhǎng)的導(dǎo)電跨接元件30，提供分離設(shè)置的第一和第二端子32、34之間的電連接。來(lái)自電路元件16的線22、24連接到各第一端子，連接26可選地連接到其它電路塊。
圖4示出了存取元件20的結(jié)構(gòu)剖面圖。芯片10有一個(gè)硅襯底36，具有多個(gè)交替疊置的絕緣和金屬層。從襯底的上表面40開始的層是絕緣層I01、金屬層M1、絕緣層I12、金屬層M2、絕緣層I23、金屬層M3、絕緣層I34、金屬層M4，M4為距襯底最遠(yuǎn)的最上層。如圖所示，金屬層不完全是金屬，但已限制了金屬的構(gòu)圖區(qū)域，層的相鄰部分填充有絕緣材料，以提供平坦、平行的層。類似地，絕緣層沒(méi)有完全絕緣，但可以包括導(dǎo)電栓塞或通孔，提供相鄰金屬層之間的導(dǎo)電連接。
如圖所示，跨接元件30形成在上金屬層M4中，每個(gè)存取元件20的端子32、34直接形成在下金屬層M3內(nèi)，在每個(gè)跨接元件的各端下面。實(shí)際上，上跨接元件的端部功能與端子相同，通過(guò)可以制到上層的后來(lái)添加的導(dǎo)電條作為到其它的電路的連接。相關(guān)的導(dǎo)電通路提供跨接端和端子之間的連接。金屬層M2在示出的標(biāo)準(zhǔn)存取元件中未使用。在金屬層M1中，接地線42疊置在襯底內(nèi)的p島44上，并通過(guò)絕緣層I01中的通孔46連接。Vdd線50疊置在襯底內(nèi)n島52和環(huán)繞的n阱53上，并類似地通過(guò)絕緣層I01內(nèi)的通孔54連接。Vdd和地線垂直于圖示延伸，作為所有的標(biāo)準(zhǔn)單元中使用的簡(jiǎn)單的分流器以提供到線性地相鄰的單元的通訊。這些對(duì)上層中的存取元件20不重要。
在沒(méi)有使用在相鄰單元之間傳輸電源和地之間優(yōu)選方式的另一實(shí)施例中，下層和襯底提供有另一功能電路，以與存取元件的功能無(wú)關(guān)的方式有效地利用空間。例如，下層可以包括相關(guān)電路元件16的電路，以便存取元件基本上局部地疊置在相關(guān)的電路元件上以節(jié)省芯片面積。地和Vdd線42、50可以認(rèn)為是相鄰電路元件的延伸的功能部分。通常，上金屬層M3和M4用于單元之間的連接，下金屬層M1和M2用做單元內(nèi)的連接。
如圖5所示，存取元件20可以通過(guò)聚焦離子束(FIB)方法或通過(guò)其它方法修改。在圖示中，通過(guò)FIB已切斷了一個(gè)跨接，提供防止端子之間電流流動(dòng)的間隙56。其它的跨接未變動(dòng)，導(dǎo)電條60已通過(guò)FIB淀積，從跨接元件30延伸到芯片上別處的電路。在通常的操作中，兩者可能會(huì)接受相同的處理，都被切斷、或都連接到各電路。備用的未使用單元通過(guò)條淀積連接，主單元通過(guò)切斷失效。在一些操作中，可以切斷一個(gè)跨接，且其一邊或兩邊通過(guò)淀積的條連接，由此電路元件與一個(gè)電路部分?jǐn)嚅_，并重新連接到另一個(gè)。
開發(fā)過(guò)程重復(fù)地進(jìn)行。建立并實(shí)現(xiàn)初始設(shè)計(jì)，包括由可能的設(shè)計(jì)修改確定的備用單元。制造、測(cè)試并分析初始設(shè)計(jì)。提出修改使用FIB或類似的技術(shù)通過(guò)連接和/或斷開適當(dāng)電路單元的存取元件進(jìn)行修改。測(cè)試并評(píng)估修改的芯片，并進(jìn)行進(jìn)一步的FIB修改。當(dāng)不需要進(jìn)一步的修改時(shí)，通過(guò)僅修改最上面的金屬層完成修改，同時(shí)需要的存取元件在布線圖內(nèi)“切斷”，需要的額外的條包括在上層的布線圖中。由此，未使用的額外的單元留在芯片上，布線圖的成本減少。這特別適合于較小批量地生產(chǎn)定制的芯片。對(duì)于大批量，掩模成本已有效地分?jǐn)偅瑢?duì)制造成本影響很小，通過(guò)取消額外的未使用的單元，修改所有的布線圖層使芯片尺寸最小化。
在優(yōu)選實(shí)施例中，端子為1.0微米(10-6m)寬，跨接元件為1.2微米寬，6.0微米長(zhǎng)。雖然以上結(jié)合優(yōu)選的實(shí)施例和另一實(shí)施例進(jìn)行了介紹，本發(fā)明并非如此限定，例如，金屬層的數(shù)量可以寬范圍地改變?？缃釉仨毩粼趩卧獌?nèi)使用的最上層上，以便其它金屬圖形不疊置跨接之上。然而，這可以在少到2個(gè)金屬層的設(shè)計(jì)中實(shí)現(xiàn)。在其它實(shí)施例中，只要在存取元件的區(qū)域內(nèi)沒(méi)有金屬圖形疊置在跨接上，金屬層就可以層疊在含有跨接的層上。
權(quán)利要求
1.一種集成電路芯片(10)，包括襯底(36)；疊置在襯底上的多個(gè)金屬層(M3、M4)；包括與襯底相鄰的下層(M3)和在下層上設(shè)置且與下層隔開的上層(M4)的金屬層；包括襯底上多個(gè)電路元件(16)的電路；多個(gè)存取元件(20)，每個(gè)關(guān)聯(lián)并電連接到一個(gè)電路元件；每個(gè)存取元件包括下層中的端子(32)、上層中的細(xì)長(zhǎng)的跨接元件(30)，跨接元件具有疊置并電連接到第一端子的第一端，以及疊置并電連接到第二端子的第二端(34)。
2.根據(jù)權(quán)利要求1的集成電路芯片，其中對(duì)至少一個(gè)電路元件，一個(gè)端子(34)連接到電路元件，由此切斷跨接元件可以將電路元件與其它的端子和任何連接的電路斷開。
3.根據(jù)權(quán)利要求1或2的集成電路芯片，其中電路元件具有輸入節(jié)點(diǎn)(22)和輸出節(jié)點(diǎn)(24)，其中存取元件連接到至少一個(gè)輸入和輸出節(jié)點(diǎn)，由此切斷跨接元件可以功能地?cái)嚅_電路元件。
4.根據(jù)權(quán)利要求1到3中任意一個(gè)的集成電路芯片，其中電路元件具有多個(gè)界面節(jié)點(diǎn)(22、24)，所有的界面節(jié)點(diǎn)必須連接到電路的其它部分，用于電路元件的操作，其中至少一個(gè)節(jié)點(diǎn)與電路的其它部分電隔離，并連接到存取元件的一個(gè)端子。
5.根據(jù)權(quán)利要求1到4中任意一個(gè)的集成電路芯片，包括在跨接元件和施加在上層上的電路之間的電連接(26)。
6.根據(jù)權(quán)利要求1到5中任意一個(gè)的集成電路芯片，其中芯片包括在下層下面并緊鄰襯底的附加金屬層(M1)。
7.根據(jù)權(quán)利要求1到6中任意一個(gè)的集成電路芯片，包括上和下金屬層之間的絕緣層(I34)，其中絕緣層限定了跨接元件端部的通孔(40)。
8.一種集成電路芯片(10)的制造方法，包括步驟提供襯底(36)；在襯底上生成電路(12、14)，包括施加多個(gè)包括與襯底相鄰的下層(M3)和在下層上設(shè)置且與下層隔開的上層(M4)的金屬層；在襯底上形成多個(gè)電路元件(16)；以及形成多個(gè)存取元件(20)，每個(gè)相關(guān)并電連接到選擇的一個(gè)電路元件，每個(gè)存取元件包括下層內(nèi)的第一和第二端子(32、34)，上層內(nèi)細(xì)長(zhǎng)的跨接元件(30)具有疊置并電連接到第一端子的第一端以及疊置并電連接到第二端子的第二端。
9.根據(jù)權(quán)利要求8的集成電路的制造方法，包括操作電路(10)、分析該操作、和通過(guò)在至少一個(gè)跨接元件(30)處切斷使芯片重新工作。
10.根據(jù)權(quán)利要求8或9的集成電路的制造方法，包括操作電路、分析該操作、和通過(guò)將至少一個(gè)跨接元件連接到另一個(gè)電路元件(12)上使芯片重新工作。
全文摘要
一種集成電路芯片(10),具有帶幾個(gè)疊置金屬層(M3、M4)的襯底(36)。下金屬層(M3)緊鄰襯底,上層(M4)設(shè)置在下層上并與下層隔開。芯片具有電路,電路包括多個(gè)電路元件(16)和多個(gè)存取元件(20),每個(gè)都關(guān)聯(lián)并電連接到一個(gè)電路元件。每個(gè)存取元件包括下層中的第一和第二端子(32、34)和上層中的細(xì)長(zhǎng)的跨接元件(30)?？缃釉哂携B置并電連接到第一端子的第一端,疊置并電連接到第二端子的第二端。連接一個(gè)端子提供到電源或到相關(guān)電路元件的輸入或輸出的連接。然后通過(guò)切斷跨接元件或?qū)⒖缃釉B接到芯片上的其它電路使電路元件的操作無(wú)效或使能由此修改芯片。
文檔編號(hào)H01L21/82GK1249538SQ9910129
公開日2000年4月5日 申請(qǐng)日期1999年1月28日 優(yōu)先權(quán)日1998年9月28日
發(fā)明者P·R·伍德斯, I·J·佩雷茲 申請(qǐng)人:惠普公司