專利名稱：高成品率半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體，特別涉及成品率提高的半導(dǎo)體器件及其制造方法。
在第一半導(dǎo)體本體(body)上形成絕緣層與導(dǎo)電層疊層結(jié)構(gòu)的已知半導(dǎo)體器件中，在疊層結(jié)構(gòu)的側(cè)壁上配置間隔層，然后在第一半導(dǎo)體本體上形成擴散層，使擴散層的一個邊緣與一個間隔層相鄰。形成第二半導(dǎo)體本體，然后在第二半導(dǎo)體本體中產(chǎn)生用于在擴散層與導(dǎo)電層之間建立歐姆接觸的共用接觸孔。按慣例設(shè)置共用孔，使其垂直中心軸與導(dǎo)電層的邊緣對準(zhǔn)。
可是，由于在制造的檢驗階段中反映出有器件不良品，因而現(xiàn)有技術(shù)半導(dǎo)體器件的成品率低。
因此，本發(fā)明的目的是提高半導(dǎo)體器件的成品率。
本發(fā)明基于這樣的發(fā)現(xiàn)作為距該孔中心軸距離的函數(shù)而變化的孔的接觸電阻，相對于該軸是不對稱的。
按照本發(fā)明的第一方案，提供一種半導(dǎo)體器件，它包括第一半導(dǎo)體本體；在第一半導(dǎo)體本體中的擴散層；在第一半導(dǎo)體本體上與擴散層相鄰的絕緣層和在絕緣層上的導(dǎo)電層的疊層結(jié)構(gòu)；在疊層結(jié)構(gòu)的側(cè)壁上的絕緣間隔層，間隔層的寬度為W；和第二半導(dǎo)體本體，具有用于在擴散層與導(dǎo)電層之間建立歐姆接觸的共用接觸孔，共用接觸孔的中心軸位于距導(dǎo)電層邊緣W/2處，使擴散層和導(dǎo)電層通過共用接觸孔暴露于外部的那一部分具有大體相等的面積。
按照本發(fā)明的第二方案，提供一種半導(dǎo)體器件，包括第一半導(dǎo)體本體；在第一半導(dǎo)體本體中的擴散層；在第一半導(dǎo)體本體上與擴散層相鄰的絕緣層、在絕緣層上的多晶硅層和在多晶硅層上的第一硅化物層的疊層結(jié)構(gòu)；在疊層結(jié)構(gòu)的側(cè)壁上的絕緣間隔層；在擴散層中的第二硅化物層，第二硅化物層的一邊緣與疊層結(jié)構(gòu)的邊緣之間的距離與間隔層的寬度相等；和第二半導(dǎo)體本體，具有用于在第一和第二硅化物層之間建立歐姆接觸的共用接觸孔，共用接觸孔的中心軸位于距第一和第二硅化物層的邊緣相等距離之處，使第一和第二硅化物層通過共用接觸孔暴露于外部的那一部分具有大體相等的面積。
按照第三方案，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括下列步驟形成第一半導(dǎo)體本體；形成在第一半導(dǎo)體本體上的絕緣層和在絕緣層上的導(dǎo)電層的疊層結(jié)構(gòu)；在疊層結(jié)構(gòu)的側(cè)壁上形成絕緣間隔層，每個間隔層的寬度為W；在第一半導(dǎo)體本體中形成擴散層，使擴散層的邊緣與一個間隔層相鄰；形成第二半導(dǎo)體本體；和在第二半導(dǎo)體本體中形成共用接觸孔，用于在擴散層與導(dǎo)電層之間建立歐姆接觸，共用接觸孔的中心軸位于距疊層結(jié)構(gòu)邊緣W/2處，使擴散層和導(dǎo)電層通過共用接觸孔暴露于外部的那一部分具有大體相等的面積。
按照第四方案，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括下列步驟形成第一半導(dǎo)體本體；形成在第一半導(dǎo)體本體上的絕緣層、在絕緣層上的多晶硅層和在多晶硅層上的第一硅化物層的疊層結(jié)構(gòu)；在疊層結(jié)構(gòu)的側(cè)壁上形成絕緣間隔層；在第一半導(dǎo)體本體中形成擴散層，使擴散層的邊緣與一個間隔層相鄰；在擴散層中形成第二硅化物層，使第二硅化物層的邊緣與一個間隔層相鄰；形成第二半導(dǎo)體本體；和在第二半導(dǎo)體本體中形成共用接觸孔，用于在第一和第二硅化物層之間建立歐姆接觸，共用接觸孔的中心軸位于距第一和第二硅化物層的邊緣相等距離之處，使第一和第二硅化物層通過共用接觸孔暴露于外部的那一部分具有大體相等的面積。
參照附圖將詳細地說明本發(fā)明，其中

圖1是常規(guī)靜態(tài)隨機存取存儲器的基本單元的電路圖；圖2是圖1的基本單元的布局圖；圖3A和3B是沿圖1的3-3線取的基本單元一部分的剖面圖，用于說明形成單元那部分的連續(xù)工藝；圖4是表示共用接觸電阻的曲線圖，按照從指定參考點到作為現(xiàn)有技術(shù)基本單元的接觸孔中心的距離的函數(shù)描繪。
圖5是本發(fā)明基本單元的布局圖；圖6是沿圖5中6-6線取的剖面圖；圖7是表示共用接觸電阻的曲線圖，按照從指定參考點到本發(fā)明基本單元的接觸孔中心的距離的函數(shù)描繪；和圖8是沿圖5中6-6線取的本發(fā)明改進的實施例的剖面圖。
在詳細說明本發(fā)明之前，用靜態(tài)RAM作為典型實例，參照圖1-4說明現(xiàn)有技術(shù)中的問題對理解本發(fā)明會有所幫助。
如圖1所示，由一對驅(qū)動門1和1′、一對傳輸門3和3′構(gòu)成常規(guī)靜態(tài)RAM的6個晶體管基本單元。由PMOS晶體管“p”和NMOS晶體管“n”構(gòu)成每一個驅(qū)動門1和1′。驅(qū)動門晶體管1p和1n的柵極連接在一起并交叉耦接(cross-coupled)到連接驅(qū)動門晶體管1p′和1n′的漏極的電路結(jié)點或共用觸點5′上，驅(qū)動門晶體管1p′和1n′的柵極連接在一起并交叉耦接到連接驅(qū)動門晶體管1p和1n的漏極的電路結(jié)點或共用觸點5上。驅(qū)動門PMOS晶體管1p和1p′的源極連接到電壓源VDD上，驅(qū)動門NMOS晶體管1n和1n′的源極接地。由其柵極與字線7相連的NMOS晶體管構(gòu)成第一個傳輸門3和3′。傳輸門NMOS晶體管3n的源極在電路結(jié)點9與位線8連接，漏極與電路結(jié)點5相連；傳輸門NMOS晶體管3′n的源極在電路結(jié)點9′與位線8′連接，漏極與共用結(jié)點5′相連。
圖2中示出基本存儲器單元的布圖。在驅(qū)動門1中，由P型擴散層11形成PMOS晶體管1p，晶體管1p的源區(qū)通過觸點15與電壓源VDD連接，漏區(qū)通過觸點17與金屬層18連接。由倒L形n型擴散層12的水平延伸部分形成NMOS晶體管1n。晶體管1n的源區(qū)通過觸點16接地，漏區(qū)通過構(gòu)成圖1的電路結(jié)點5的觸點與金屬層18連接。晶體管1p和1n的溝道區(qū)都與多晶硅柵13連接。
驅(qū)動門1′的布圖類似于驅(qū)動門1的布圖。由P型擴散層11′形成PMOS晶體管1′p，晶體管1′p的源區(qū)通過觸點15′與電壓源VDD連接，漏區(qū)通過觸點17′與金屬層18′連接。由倒L形n型擴散層12′的水平延伸部分形成NMOS晶體管1′n。晶體管1′n的源區(qū)通過觸點16′接地，漏區(qū)通過共用觸點5′與金屬層18′連接。晶體管1′p和1′n的溝道區(qū)都與多晶硅柵13′連接。
與晶體管1p和1n的漏區(qū)共同連接的多晶硅柵13被這樣成形，使其水平延伸到另一驅(qū)動門1′的區(qū)域內(nèi)并與共用觸點5′連接。類似地，與晶體管1′p和1′n的源區(qū)共同連接的多晶硅柵13′的水平延伸部分與共用觸點5連接。
由n型擴散層12的垂直延伸部分形成NMOS傳輸門晶體管3n，晶體管3n的源區(qū)通過觸點9與字線7連接，漏區(qū)與共用觸點5和觸點17連接。由n型擴散層12′的垂直延伸部分類似地形成NMOS傳輸門晶體管3′n，晶體管3′n的源區(qū)通過觸點9′與字線7連接。晶體管3′n的漏區(qū)與觸點17′和共用觸點5′連接。
如圖3A和3B所示，逐級形成包圍共用觸點5的基本單元一部分的垂直剖面。如圖3A所示，剖面部分有形成于p型硅襯底21上的p型阱22。離子注入p型阱22，形成n型擴散層12，用局部氧化技術(shù)在阱22中形成溝道中止層23。然后在p型阱22上形成二氧化硅層24，使其覆蓋從n型擴散層12的邊緣延伸到溝道中止層23邊緣外一個點的阱22的區(qū)域。在二氧化硅層24上形成多晶硅柵13′的一部分。
為了減小存儲器單元的薄層電阻，用硅化物層涂覆多晶硅柵13′和n型擴散層的表面。首先用硅化物層25涂覆多晶硅柵13′，在層24、13′和25的疊層結(jié)構(gòu)的側(cè)壁上淀積絕緣側(cè)壁間隔層26a和26b。然后在n型擴散層12和p型擴散層11上淀積硅化物層27。側(cè)壁間隔層26a和26b使所有擴散層區(qū)域的硅化物層與多晶硅柵13′電隔離。
接著用層間膜28覆蓋存儲器單元，并設(shè)置光刻膠層29以露出一部分層間膜25。然后通過光刻膠層29輻射存儲器單元，對其進行腐蝕，形成用于共用觸點5的共用接觸孔，如圖3B所示。用該腐蝕工藝，還除去側(cè)壁間隔層26a，使一部分n型擴散層12和一部分硅化物層25、27通過共用觸點5的孔暴露于外部。隨后用導(dǎo)電材料填充共用觸點5的孔，使得n型擴散層12的漏區(qū)與多晶硅柵13′歐姆接觸。
按慣例設(shè)置光刻膠層29，使得共用接觸孔5的中心軸與硅化物層25的邊緣對準(zhǔn)。由于圍繞共用觸點5′的半導(dǎo)體結(jié)構(gòu)與共用觸點5的情形相同，因而其描述僅限于圍繞共用觸點5的那些結(jié)構(gòu)。因在共用接觸孔5中露出的硅化物層25和27的區(qū)域相互不相等，所以共用觸點5的電阻呈現(xiàn)明顯的不對稱特性。
如圖4的電阻曲線所示，其作為離開中心的位移的函數(shù)，其指定的孔中心位于圖中水平軸上的參考點0，接觸孔5從參考點0到右側(cè)0.05μm的位移顯示出電阻的顯著增加，而把接觸孔5設(shè)置于從參考點到左側(cè)0.14μm的距離時電阻幾乎仍維持穩(wěn)定的狀態(tài)。
由于固有的制造公差，該不對稱的接觸電阻特性是引起器件失效并由此降低成品率的原因。
此外，發(fā)現(xiàn)在有側(cè)壁間隔層26a的擴散層12的表面部分所需的雜質(zhì)被耗盡，并因缺乏硅化物層27而有被物理磨穿的趨勢。結(jié)果，存儲器單元產(chǎn)生不希望的漏電流。
圖5是表示本發(fā)明靜態(tài)RAM基本單元的布圖。圖5中，明顯對應(yīng)于圖2中的那些部分被標(biāo)以與圖2中的該部分相同的標(biāo)號。在本發(fā)明中，與現(xiàn)有技術(shù)中的共用觸點5和5′相應(yīng)地設(shè)置觸點30和30′。稍稍離開多晶硅柵13′和13分別設(shè)置共用觸點30和30′。
圖6詳細地示出共用觸點30周圍的結(jié)構(gòu)。已知設(shè)置共用觸點30，使其中心位于距硅化物層25邊緣為W/2處，其中W是每個側(cè)壁間隔層26a和26b的寬度。注意該寬度等于除去的側(cè)壁間隔層26a的寬度，因而等于在硅化物層25與27的邊緣之間的間距。所以，本發(fā)明要使接觸孔30的中心位于距兩個硅化物層邊緣相等距離之處。通過共用接觸孔30暴露于外部的硅化物層25和27的區(qū)域大小相等。
如圖7所示，作為距中心的距離的函數(shù)描繪出圖5中基本單元的電阻曲線。用圖中水平軸上的參考點0表示指定的孔中心(即距硅化物層25和27的邊緣皆為W/2)。由圖可知，共用接觸孔30偏移參考點0在0.09μm的距離內(nèi)時，顯示大體對稱的歐姆關(guān)系。這樣，可在±0.09μm的公差范圍之內(nèi)設(shè)置共用接觸孔30。
在最佳實施例中，最好按5×1014cm-2～5×1015cm-2的劑量在30～70keV的能量水平將如磷之類的n型雜質(zhì)摻入共用接觸孔30的露出區(qū)域中。該摻入的雜質(zhì)有效地增加了未被硅化物層27覆蓋的n型擴散層12的那些區(qū)域的雜質(zhì)濃度，導(dǎo)致n型擴散區(qū)31的產(chǎn)生。以這種方式消除不希望的漏電流。結(jié)果，減小了共用接觸孔30和30′的電阻，使靜態(tài)RAM的高速讀出/寫入操作成為可能。
用圖8中所示的實施例也可解決漏電流問題。在該實施例中，當(dāng)在產(chǎn)生共用接觸孔30之前形成側(cè)壁間隔層26a和26b時，使用由抗腐蝕材料構(gòu)成的材料，從而間隔層26a抵抗腐蝕材料的腐蝕，如標(biāo)號32所示那樣保持接觸。這種抗腐蝕材料可以是與層間膜28不同的物質(zhì)。如果用二氧化硅作為層間膜28，那么可用氮化硅作為側(cè)壁間隔層26a和26b，用其中使用20％的氧氮之比的工藝腐蝕膜28。
權(quán)利要求
1．半導(dǎo)體器件，包括第一半導(dǎo)體本體(21,22,23)；在所述第一半導(dǎo)體本體中的擴散層(12；11′)；在所述第一半導(dǎo)體本體上與所述擴散層相鄰的絕緣層(24)和在所述絕緣層上的導(dǎo)電層(13′；13)的疊層結(jié)構(gòu)；在所述疊層結(jié)構(gòu)的側(cè)壁上的絕緣間隔層(26b)，所述間隔層的寬度為W；和第二半導(dǎo)體本體(28)，具有用于在所述擴散層(12,11′)與所述導(dǎo)電層(13′；13)之間建立歐姆接觸的共用接觸孔(30；30′)，所述共用接觸孔的中心軸距所述導(dǎo)電層邊緣W/2，使所述擴散層和所述導(dǎo)電層通過所述共用接觸孔暴露于外部的那一部分具有大體相等的面積。
2．半導(dǎo)體器件，包括第一半導(dǎo)體本體(21,22,23)；在所述第一半導(dǎo)體本體中的擴散層(12；11′)；在所述第一半導(dǎo)體本體上與所述擴散層相鄰的絕緣層(24)、在所述絕緣層上的多晶硅層(13′；13)和在所述多晶硅層(13′；13)上的第一硅化物層(25)的疊層結(jié)構(gòu)；在所述疊層結(jié)構(gòu)的側(cè)壁上的絕緣間隔層(26b)；在所述擴散層中的第二硅化物層(27)，所述第二硅化物層有一邊緣，其與所述疊層結(jié)構(gòu)的邊緣之間的距離與所述間隔層的寬度相等；和第二半導(dǎo)體本體(28)，具有用于在所述第一和第二硅化物層(25,27)之間建立歐姆接觸的共用接觸孔(30；30′)，所述共用接觸孔的中心軸位于距所述第一和第二硅化物層的邊緣相等距離之處，使所述第一和第二硅化物層通過所述共用接觸孔暴露于外部的那一部分具有大體相等的面積。
3．根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述第二硅化物層(27)和所述擴散層(12；11′)共用部分(31)，該部分(31)摻有與所述擴散層導(dǎo)電類型相同的導(dǎo)電類型的雜質(zhì)。
4．半導(dǎo)體器件，包括第一半導(dǎo)體本體(21,22,23)；在所述第一半導(dǎo)體本體中的擴散層(12；11′)；在所述半導(dǎo)體本體上與所述擴散層相鄰的絕緣層(24)、在所述絕緣層上的多晶硅層(13′；13)和在所述多晶硅層(13′；13)上的第一硅化物層(25)的疊層結(jié)構(gòu)；在所述疊層結(jié)構(gòu)的各個側(cè)壁上的絕緣間隔層(26a,26b)；在所述擴散層中的第二硅化物層(27)，所述第二硅化物層有與所述間隔層(26a)中的一個相鄰的邊緣；和第二半導(dǎo)體本體(28)，具有用于在所述第一硅化物層(27)和所述第二硅化物層(13′；13)之間建立歐姆接觸的共用接觸孔(30；30′)，所述共用接觸孔的中心軸位于距所述第一和第二硅化物層的邊緣相等距離之處，使所述第一和第二硅化物層通過所述共用接觸孔暴露于外部的那一部分具有大體相等的面積。
5．靜態(tài)隨機存取存儲器的基本單元，包括第一半導(dǎo)體本體(21,22,23)；在所述第一半導(dǎo)體本體中的擴散層(12；11′)；在所述第一半導(dǎo)體本體上與所述擴散層相鄰的絕緣層(24)和在所述絕緣層上的導(dǎo)電層(13′；13)的疊層結(jié)構(gòu)；在所述疊層結(jié)構(gòu)的側(cè)壁上的絕緣間隔層(26b)，所述間隔層的寬度為W；和第二半導(dǎo)體本體(28)，具有用于在所述擴散層(12；11′)與所述導(dǎo)電層(13′；13)之間建立歐姆接觸的共用接觸孔(30；30′)，所述共用接觸孔的中心軸位于距所述導(dǎo)電層邊緣W/2處，使所述擴散層和所述導(dǎo)電層通過所述共用接觸孔暴露于外部的那一部分具有大體相等的面積。
6．一種靜態(tài)隨機存取存儲器的基本單元，包括第一半導(dǎo)體本體(21,22,23)；在所述第一半導(dǎo)體本體中的擴散層(12；11′)；在所述第一半導(dǎo)體本體上與所述擴散層相鄰的絕緣層(24)、在所述絕緣層上的多晶硅層(13′；13)和在所述多晶硅層(13′；13)上的第一硅化物層(25)的疊層結(jié)構(gòu)；在所述疊層結(jié)構(gòu)的側(cè)壁上的絕緣間隔層(26b)；在所述擴散層中的第二硅化物層(27)，所述第二硅化物層的邊緣與所述疊層結(jié)構(gòu)的邊緣之間的距離與所述間隔層的寬度相等；和第二半導(dǎo)體本體(28)，具有用于在所述第一和第二硅化物層(25,27)之間建立歐姆接觸的共用接觸孔(30；30′)，所述共用接觸孔的中心軸位于距所述第一和第二硅化物層的邊緣相等距離之處，使所述第一和第二硅化物層通過所述共用接觸孔暴露于外部的那一部分具有大體相等的面積。
7．根據(jù)權(quán)利要求6所述的基本單元，其特征在于，所述第二硅化物層(27)和所述擴散層(12；11′)共用部分(31)，該部分(31)摻有與所述擴散層導(dǎo)電類型相同的導(dǎo)電類型的雜質(zhì)。
8．一種靜態(tài)隨機存取存儲器的基本單元，包括第一半導(dǎo)體本體(21,22,23)；在所述第一半導(dǎo)體本體中的擴散層(12；11′)；在所述半導(dǎo)體本體上與所述擴散層相鄰的絕緣層(24)、在所述絕緣層上的多晶硅層(13′；13)和在所述多晶硅層(13′；13)上的第一硅化物層(25)的疊層結(jié)構(gòu)；在所述疊層結(jié)構(gòu)的各個側(cè)壁上的絕緣間隔層(26a,26b)；在所述擴散層中的第二硅化物層(27)，所述第二硅化物層有與所述間隔層(26a)中的一個相鄰的邊緣；和第二半導(dǎo)體本體(28)，具有用于在所述第一硅化物層(27)和所述第二硅化物層(13′；13)之間建立歐姆接觸的共用接觸孔(30；30′)，所述共用接觸孔的中心軸位于距所述第一和第二硅化物層的邊緣相等距離之處，使所述第一和第二硅化物層通過所述共用接觸孔暴露于外部的那一部分具有大體相等的面積。
9．一種半導(dǎo)體器件的制造方法，包括下列步驟a)形成第一半導(dǎo)體本體(21,22,23)；b)形成在所述第一半導(dǎo)體本體上的絕緣層(24)和在所述絕緣層上的導(dǎo)電層(13′；13)的疊層結(jié)構(gòu)；c)在所述疊層結(jié)構(gòu)的側(cè)壁上形成絕緣間隔層(26a,26b)，每個所述間隔層的寬度為W；和d)在所述第一半導(dǎo)體本體中形成擴散層(12；11′)，使所述擴散層的邊緣與一個所述間隔層(26a)相鄰；e)形成第二半導(dǎo)體本體(28)；和f)在所述第二半導(dǎo)體本體中形成共用接觸孔(30；30′)，用于在所述擴散層(12；11′)與所述導(dǎo)電層(13′；13)之間建立歐姆接觸，所述共用接觸孔的中心軸位于距所述疊層結(jié)構(gòu)邊緣W/2處，使所述擴散層和所述導(dǎo)電層通過所述共用接觸孔暴露于外部的那一部分具有大體相等的面積。
10．根據(jù)權(quán)利要求9所述的方法，其特征在于，還包括除去位于所述共用接觸孔中的一個所述間隔層(26a)的步驟。
11．根據(jù)權(quán)利要求10所述的方法，其特征在于，還包括通過所述共用接觸孔摻雜其導(dǎo)電類型與所述擴散層的導(dǎo)電類型相同的雜質(zhì)。
12．一種半導(dǎo)體器件的制造方法，包括下列步驟a)形成第一半導(dǎo)體本體(21,22,23)；b)形成在所述第一半導(dǎo)體本體上的絕緣層(24)、在所述絕緣層上的多晶硅層(13′；13)和在多晶硅層上的第一硅化物層(25)的疊層結(jié)構(gòu)；c)在所述疊層結(jié)構(gòu)的側(cè)壁上形成絕緣間隔層(26a,26b)；d)在所述第一半導(dǎo)體本體中形成擴散層(12；11′)，使所述擴散層的邊緣與一個所述間隔層(26a)相鄰；e)在所述擴散層中形成第二硅化物層(27)，使所述第二硅化物層的邊緣與一個所述間隔層(26a)相鄰；f)形成第二半導(dǎo)體本體(28)；和g)在所述第二半導(dǎo)體本體中形成共用接觸孔(30；30′)，用于在所述第一和第二硅化物層(25,27)之間建立歐姆接觸，所述共用接觸孔的中心軸位于距所述第一和第二硅化物層的邊緣相等距離之處，使所述第一和第二硅化物層通過所述共用接觸孔暴露于外部的那一部分具有大體相等的面積。
13．根據(jù)權(quán)利要求12所述的方法，其特征在于，還包括除去位于所述共用接觸孔中的一個所述間隔層(26a)的步驟。
14．根據(jù)權(quán)利要求13所述的方法，其特征在于，還包括通過所述共用接觸孔摻雜其導(dǎo)電類型與所述擴散層的導(dǎo)電類型相同的雜質(zhì)。
全文摘要
一種半導(dǎo)體器件,包括:第一半導(dǎo)體本體;在第一半導(dǎo)體本體中的擴散層;和在第一半導(dǎo)體本體上與擴散層相鄰的絕緣層和在絕緣層上的導(dǎo)電層的疊層結(jié)構(gòu)。在疊層結(jié)構(gòu)的側(cè)壁上形成其寬度為W的絕緣間隔層。設(shè)置第二半導(dǎo)體本體,其具有用于在擴散層與導(dǎo)電層之間建立歐姆接觸的共用接觸孔。共用接觸孔有位于距導(dǎo)電層邊緣W/2處的中心軸,從而使擴散層和導(dǎo)電層通過共用接觸孔暴露于外部的那一部分具有大體相等的面積。
文檔編號H01L21/8244GK1223472SQ98124910
公開日1999年7月21日 申請日期1998年11月13日 優(yōu)先權(quán)日1997年11月13日
發(fā)明者今井清隆 申請人:日本電氣株式會社