專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種含有一個(gè)MOS(金屬氧化物半導(dǎo)體)，半導(dǎo)體器件和一個(gè)電容器元件的半導(dǎo)體器件，其中的電容器元件含有一個(gè)由具有高介電常數(shù)的高介電材料或鐵電材料所組成的電容薄膜。
現(xiàn)在將說明一種普通半導(dǎo)體器件1000及其制作方法。
圖5是說明該半導(dǎo)體器件1000的截面圖。
參見圖5，在一個(gè)硅基底1上形成有一個(gè)CMOS(互補(bǔ)型MOS)晶體管5。CMOS晶體管5含有源區(qū)和漏區(qū)2和3、一個(gè)門極絕緣膜44和一個(gè)門極4。源區(qū)和漏區(qū)2和3以及門極4都由硅組成。在一個(gè)氧化物膜6(它形成在硅基底1上)和CMOS晶體管5上形成有一個(gè)第一絕緣膜7。第一絕緣膜7具有層狀結(jié)構(gòu)，包括一個(gè)氧化硅膜和一個(gè)氮化硅膜。
在第一絕緣膜7的一個(gè)預(yù)定位置上形成有一個(gè)電容器元件11。電容器元件11含有一個(gè)下電極8和一個(gè)上電極9，它們都由鉑膜做成，在下電極8和上電極9之間還夾有一個(gè)由絕緣的金屬氧化物所組成的電容膜10。用鉑作為制作下電極8和上電極9的材料的原因是，即使在熱處理過程中鉑也不會(huì)與含在電容膜10內(nèi)的金屬氧化物發(fā)生反應(yīng)，而且鉑的抗熱性特別好。
在第一絕緣膜7和電容器元件11上設(shè)置有一個(gè)由氧化硅膜組成的第二絕緣膜12。穿過第二絕緣膜12開設(shè)了兩個(gè)接觸孔13，分別達(dá)到下電極8和上電極9。此外，穿過第一絕緣膜7和第二絕緣膜12還開設(shè)了兩個(gè)接觸孔14，分別達(dá)到源區(qū)和漏區(qū)2和3。雖然圖中沒有示出，不過還開設(shè)了一個(gè)達(dá)到門極4的接觸孔。
CMOS晶體管5和電容器元件11由一個(gè)互連層15互相連接?；ミB層15是一個(gè)多層膜，在硅基底1上方，自下而上依次包括一個(gè)鈦層、一個(gè)氮化鈦層、一個(gè)鋁層和另一個(gè)氮化鈦層。在互連層15中，鈦層設(shè)置得最靠近硅基底1或CMOS晶體管5，使鈦能夠擴(kuò)散到CMOS晶體管5的源區(qū)和漏區(qū)2和3以及門極4的表面內(nèi)，由此在這些表面中形成低電阻的硅化物。
下面將說明制作普通半導(dǎo)體器件1000的一種方法。
圖6A至6E分別示出制作普通半導(dǎo)體器件1000的各個(gè)制作步驟。
首先，如圖6A所示，在硅基底1上形成CMOS晶體管5，其中包括都是用硅做成的源區(qū)和漏區(qū)2和3以及門極4。門極4實(shí)際上設(shè)置在門極絕緣膜44上。接著，如圖6B所示，在CMOS晶體管5和形成在硅基底1上的氧化膜6上形成第一絕緣膜7。在第一絕緣膜7上依次形成一個(gè)第一鉑層8a、一個(gè)鐵電膜10a和一個(gè)第二鉑層9a。然后，如圖6C所示，對第一鉑層8a、鐵電膜10a和第二鉑層9a進(jìn)行選擇性蝕刻，形成具有下電極8、電容膜10和上電極9的電容器元件11。
接著，如圖6D所示，形成覆蓋了第一絕緣膜7和電容器元件11的第二絕緣膜12，并穿過第二絕緣膜12開設(shè)兩個(gè)接觸孔13，分別達(dá)到下電極8和上電極9。此外，穿過第二絕緣級(jí)膜12和第一絕緣膜7開設(shè)兩個(gè)接觸孔14，分別達(dá)到CMOS晶體管5的源區(qū)和漏區(qū)2和3。雖然圖中沒有示出，但還開設(shè)了另一個(gè)達(dá)到門極4的接觸孔。
最后，如圖6E所示，為了使CMOS晶體管5、電容器元件11和其他一些未示出的半導(dǎo)體元件互相發(fā)生電接觸，在整個(gè)基底面積范圍內(nèi)依次形成一個(gè)鈦膜、一個(gè)氮化鈦膜、一個(gè)鋁膜和另一個(gè)氮化鈦膜，然后對這4層膜進(jìn)行選擇性蝕刻，形成互連層15。雖然圖中沒有示出，但互連層15也與門極4相連接。接著用通常方法進(jìn)行隨后的一些處理，以完成半導(dǎo)體器件1000。
本發(fā)明的一種半導(dǎo)體器件包括一個(gè)硅基底；一個(gè)設(shè)置在硅基底上的MOS半導(dǎo)體器件，該MOS半導(dǎo)體器件在其一個(gè)最外層的表面上有一個(gè)硅化物區(qū)；一個(gè)覆蓋了MOS半導(dǎo)體器件的第一絕緣膜；一個(gè)設(shè)置在第一絕緣膜上的電容器元件，該電容器元件含有一個(gè)下電極、一個(gè)上電極、以及一個(gè)夾在下電極和上電極之間的電容膜；并且該電容膜含有鐵電材料；一個(gè)覆蓋了第一絕緣膜和電容器元件的第二絕緣膜；設(shè)置在MOS半導(dǎo)體器件和電容器元件的上方的第一絕緣膜和第二絕膜中的接觸孔；以及一個(gè)設(shè)置在第二絕緣膜上的互連層，它用來使MOS半導(dǎo)體器件與電容器元件發(fā)生電連接，其中該互連層的底部含有除了鈦以外的導(dǎo)電材料。
硅化物區(qū)可以含有下述材料中的一種硅化肽、硅化鈷、硅化鉻、硅化鉬、硅化鎢、硅化鉭、硅化鈀、硅化鉑、硅化釩和硅化鋯。
互連層可以是下述各種多層結(jié)構(gòu)中的一種硅基底上方自下而上依次包含一個(gè)氮化鈦層、一個(gè)鋁層和一個(gè)氮化鈦層的多層結(jié)構(gòu)；硅基底上方自下而上依次包含一個(gè)氮化鎢層、一個(gè)鋁層和一個(gè)氮化鈦層的多層結(jié)構(gòu)；硅基底上方自下而上依次包含一個(gè)氮化鉭層、一個(gè)鋁層和一個(gè)氮化鈦層的多層結(jié)構(gòu)；以及，硅基底上方自下而上依次包含一個(gè)氮化鎢層、一個(gè)鋁層和一個(gè)氮化鈦層的多層結(jié)構(gòu)。
上電極可以含有一個(gè)氧化銥層。
這樣，這里所說明的本發(fā)明使得有可能具有可提供這樣一種半導(dǎo)體器件的優(yōu)點(diǎn)，在這種半導(dǎo)體器件中，利用一個(gè)位于MOS半導(dǎo)體元件與電容器元件之間的互連層以低電阻把這兩個(gè)元件電連接起來，該互連層的底部沒有加鈦，因此防止了電容器元件的特性受到損害。
熟悉本技術(shù)領(lǐng)域的人們在閱讀和理解了下面參考附圖所作的詳細(xì)說明之后，本發(fā)明的這個(gè)優(yōu)點(diǎn)和其他優(yōu)點(diǎn)將變得明顯。


圖1是說明根據(jù)本發(fā)明一個(gè)例子的半導(dǎo)體器件的截面圖；
圖2是示出普通半導(dǎo)體器件和根據(jù)本發(fā)明例子的半導(dǎo)體器件的擊穿電壓的圖；圖3是示出普通半導(dǎo)體器件和根據(jù)本發(fā)明例子的半導(dǎo)體器件的數(shù)據(jù)保持時(shí)間的圖。
圖4A至4E是說明制作根據(jù)本發(fā)明例子的半導(dǎo)體器件的各個(gè)制作步驟的圖；圖5是說明普通半導(dǎo)體器件的截面圖；以及圖6A至6E是說明制作普通半導(dǎo)體器件的各個(gè)制作步驟的圖。
在上述的普通半導(dǎo)體器件1000中，鉑膜上電極9通常是用濺射法形成的，因此上電極9具有柱狀結(jié)晶結(jié)構(gòu)。典型地，在形成了互連層15之后半導(dǎo)體器件1000將要經(jīng)過熱處理，以改善電容器元件11的特性和得到CMOS晶體管5與互連層15之間的良好接觸電阻。
然而，本發(fā)明的發(fā)明人已經(jīng)發(fā)現(xiàn)，在這樣的處理中，熱處理會(huì)使互連層15中的鈦通過鉑膜的柱狀結(jié)晶結(jié)構(gòu)的顆粒邊界擴(kuò)散到電容膜10，從而與電容膜10發(fā)生反應(yīng)。這將損害電容器元件11的特性。
本發(fā)明就是為了克服上述缺點(diǎn)而提出的，在提出本發(fā)明的過程中，發(fā)明人重新確認(rèn)了以往技術(shù)的上述缺點(diǎn)。
現(xiàn)在將參考圖1至4E說明本發(fā)明的一個(gè)例子。
圖1是說明根據(jù)本發(fā)明一個(gè)例子的一個(gè)半導(dǎo)體器件100的截面圖。
參見圖1，在硅基底1上形成有一個(gè)CMOS晶體管5。該CMOS晶體管5含有源區(qū)和漏區(qū)2和3、門極絕緣膜44和門極4。不同于普通半導(dǎo)體器件1000的CMOS晶體管5的是，分別在源區(qū)和漏區(qū)2和3的表面上以自對準(zhǔn)的方式形成了低電阻的硅化鈦區(qū)2a和3a?？梢栽陂T極4的表面上形成另一個(gè)硅化物區(qū)。
在形成于硅基底1上的氧化膜6的上方形成有第一絕緣膜7。第一絕緣膜7個(gè)有層狀結(jié)構(gòu)，其中包括一個(gè)氧化硅膜和一個(gè)氮化硅膜。電容器元件11形成在第一絕緣膜7的一個(gè)預(yù)定位置中。電容器元件11包括下電極8、上電極9和電容膜10，電容膜10由一種絕緣的金屬氧化物組成，位于下電極8與上電極9之間。由于鉑即使在熱處理過程中也不會(huì)與含在電容膜10內(nèi)的金屬氧化物發(fā)生反應(yīng)，而且鉑的抗熱性特別好，所以下電極8和上電極9最好由鉑膜做成。
作為電容膜10的一種鐵電材料，例如可以使用具有鉍分層鈣鈦礦(perovskite)結(jié)構(gòu)的絕緣金屬氧化物。雖然通常把鋯鈦酸鋁、鈦酸鋇之類用作鐵電材料，但上述具有鉍分層鈣鈦礦結(jié)構(gòu)的鐵電材料在電荷保持性質(zhì)和極化反轉(zhuǎn)性質(zhì)方面要比其它鐵電材料優(yōu)越得多。所以通過使用這樣的鐵電材料有可能制作出高性能的存儲(chǔ)器件。
在第一絕緣膜7和電容器元件11上方設(shè)置有由氧化硅膜組成的第二絕緣膜12。開設(shè)了穿過第二絕緣膜12并達(dá)到下電極8和上電極9的兩個(gè)接觸孔13。開設(shè)了穿過第一絕緣膜7和第二絕緣膜12并達(dá)到源區(qū)和漏區(qū)2和3的兩個(gè)接觸孔14。
CMOS晶體管5與電容器元件11由一個(gè)互連層25互相連接?；ミB層25是一個(gè)多層膜，許多層膜在硅基底1的上方，自下而上依次包含一個(gè)氮化鈦層、一個(gè)鋁層和另一個(gè)氮化鈦層。
由于CMOS晶體管5的源區(qū)和漏區(qū)2和3的一個(gè)最外層表面是由一種硅化物組成的，所以不需要利用互連層25底部中的鈦就能夠在互連層25與CMOS晶體管5之間提供良好的電接觸。在普通技術(shù)中，為了使鈦擴(kuò)散到硅中以形成一個(gè)硅化物區(qū)，必須在互連層15的底部形成一個(gè)鈦層。反之，在本發(fā)明的上述半導(dǎo)體器件100中，為了上述目的沒有必要在互連層25的底部提供鈦。其優(yōu)點(diǎn)就是有可能防止電容膜10的特性受損，否則，由于鈦穿過上電極9而擴(kuò)散到電容膜10中，將會(huì)使電容膜10的特性受損。
此外，由于不涉及到擴(kuò)散處理，所以硅化物區(qū)2a和3a可以穩(wěn)定地保持為設(shè)計(jì)的構(gòu)形。
圖2是說明普通半導(dǎo)體器件100和根據(jù)本發(fā)明例子的半導(dǎo)體器件100的擊穿電壓的圖。從圖2明顯可以看出，本發(fā)明使半導(dǎo)體器件的擊穿電壓從約20V提高到約40V(約改善為2倍)。
圖3是說明普通半導(dǎo)體器件1000和根據(jù)本發(fā)明例子的半導(dǎo)體器件100的數(shù)據(jù)保持時(shí)間的圖。從圖3明顯可以看出，本發(fā)明使半導(dǎo)體器件的數(shù)據(jù)保持時(shí)間從約1年提高到約10年(約改善為10倍)。
現(xiàn)在將說明一種制作根據(jù)本發(fā)明例子的半導(dǎo)體器件100的方法。
圖4A至4E分別說明制作半導(dǎo)體器件100的各個(gè)制作步驟。
首先，如圖4A所示，在硅基底1上形成CMOS晶體管5。CMOS晶體管5含有源區(qū)和漏區(qū)2和3以及門極4，它們的最外層表面都是硅。門極4實(shí)際上形成在例如由氧化硅層組成的門極絕緣膜44上。然后以自對準(zhǔn)方式分別在源區(qū)和漏區(qū)2和3的表面上形成低電阻的硅化鈦區(qū)2a和3a。硅化物區(qū)2a和3a各自的厚度典型地在約40nm至約80nm的范圍內(nèi)，例如為約50nm。
接著，如圖4B所示，在CMOS晶體管5和形成于硅基底1上的氧化物膜6的上方形成第一絕緣膜7。在第一絕緣膜7上依次形成第一鉑層8a、鐵電膜10a和第二鉑層9a。然后，如圖4C所示，對第一鉑層8a、鐵電膜10a和第二鉑層9a進(jìn)行選擇性蝕刻，以形成具有下電極8、電容膜10和上電極9的電容器元件11。
接著，如圖4D所示，形成覆蓋了第一絕緣膜7和電容器元件11的第二絕緣膜12。然后，開設(shè)穿過第二絕緣膜12并分別達(dá)到下電極8和上電極9的兩個(gè)接觸孔13。此外，還開設(shè)穿過第二絕緣膜12和第一絕緣膜7并分別達(dá)到CMOS晶體管5的源區(qū)和漏區(qū)2和3的兩個(gè)接觸孔14。
最后，如圖4E所示，為了使CMOS晶體管5、電容器元件11和一些未示出的其他半導(dǎo)體元件互相發(fā)生電連接，在整個(gè)基底面的上方自下而上依次地形成一個(gè)氮化鈦膜、一個(gè)鋁膜、和另一個(gè)氮化鈦膜。為了完成半導(dǎo)體器件100，用普通方法進(jìn)行后面的一些處理。
雖然圖中沒有示出，但例如可以借助于又一個(gè)接觸孔使互連層25設(shè)置得也與門極4連接起來。
互連層25可以是硅基底1上方自下而上依次含有一個(gè)氮化鎢層、一個(gè)鋁層和一個(gè)氮化鈦層的多層膜；硅基底1上方自下而上依次含有一個(gè)氮化鉭層、一個(gè)鋁層和一個(gè)氮化鈦層的多層膜；或者，硅基底1上方自下而上依次含有一個(gè)氮化鎢層、一個(gè)鋁層和一個(gè)氮化鈦層的多層膜。
硅化鈦區(qū)2a和3a可以替代以用下列材料之一形成；硅化鈷、硅化鉻、硅化鉬、硅化鎢、硅化鉭、硅化鈀、硅化鉑、硅化鋇、或硅化鋯。
此外，如前所述，還可以在門極4的表面上形成另一個(gè)硅化物區(qū)。
電容器元件11的下電極8和上電極9可以用互相不同的材料形成，或以互相不同的分層結(jié)構(gòu)形成。此外，上電極9和下電極8中的至少一個(gè)電極，例如上電極9，可以含有氧化銥。在電極8和9中可以含有一個(gè)銥層。
任何本技術(shù)領(lǐng)域所已知的適當(dāng)處理技術(shù)都可以用來形成半導(dǎo)體器件100的上述結(jié)構(gòu)中的各個(gè)層，或者用來進(jìn)行蝕刻。
雖然在上述例子中說明的是帶有一個(gè)CMOS晶體管的半導(dǎo)體器件，但應(yīng)該看到，該晶體管也可以代之以一個(gè)普通的MOS晶體管。
如上所述，在本發(fā)明的半導(dǎo)體器件中，在互連層的底部沒有用到鈦，因此有可能防止否則會(huì)因鈦擴(kuò)散到電容膜中而造成的電容膜特性損害。所以，有可能得到一個(gè)帶有具有極佳特性的電容器元件的半導(dǎo)體器件。
熟悉本技術(shù)領(lǐng)域的人們可以在不偏離本發(fā)明范疇和精神的情況下明顯地看到并容易地實(shí)現(xiàn)各種其他的修改。所以不希望把下面所附權(quán)利要求的范疇限制在上面給出的說明的范圍內(nèi)，而希望能廣義地理解這些權(quán)利要求。
權(quán)利要求
1.一種半導(dǎo)體器件，它包括一個(gè)硅基底；一個(gè)設(shè)置在硅基底上的MOS半導(dǎo)體器件，該MOS半導(dǎo)體器件在其一個(gè)最外層表面上含有一個(gè)硅化物區(qū)；一個(gè)覆蓋了MOS半導(dǎo)體器件的第一絕緣膜；一個(gè)設(shè)置在第一絕緣膜上的電容器元件，該電容器元件含有一個(gè)下電極、一個(gè)上電極、和一個(gè)設(shè)置在下電極和上電極之間的電容膜，該電容膜包含一種鐵電材料；一個(gè)覆蓋了第一絕緣膜和電容器元件的第二絕緣膜；一個(gè)設(shè)置在MOS半導(dǎo)體器件和電容器元件上方的第一絕緣膜和第二絕緣膜中的接觸孔；以及一個(gè)設(shè)置在第二絕緣膜上的互連層，它用來使MOS半導(dǎo)體器件與電容器元件互相發(fā)生電連接，其中互連層的底部含有除了鈦之外的一種導(dǎo)電材料。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中的硅化物區(qū)包括下述各硅化物之一硅化鈦、硅化鈷、硅化鉻、硅化鉬、硅化鎢、硅化鉭、硅化鈀、硅化鉑、硅化釩、和硅化鋯。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中的互連層包括下述各種多層結(jié)構(gòu)之一硅基底上方自下而上依次含有一個(gè)氮化鈦層、一個(gè)鋁層和一個(gè)氮化鈦層的多層結(jié)構(gòu)；硅基底上方自下而上依次含有一個(gè)氮化鎢層、一個(gè)鋁層和一個(gè)氮化鈦層的多層結(jié)構(gòu)；硅基底上方自下而上依次含有一個(gè)氮化鉭層、一個(gè)鋁層和一個(gè)氮化鈦層的多層結(jié)構(gòu)；以及硅基底上方自下而上依次含有一個(gè)氮化鎢層、一個(gè)鋁層和一個(gè)氮化鈦層的多層結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中的上電極包括一個(gè)氧化銥層。
全文摘要
半導(dǎo)體器件含有:一硅基底;其中的一MOS半導(dǎo)體器件,該器件最外層表面上有一硅化物區(qū);一覆蓋該器件的第一絕緣膜;一在第一絕緣膜上的電容器元件,該元件包含一下電極、一上電極和一設(shè)置在下電極和上電極間的電容膜,該膜包含鐵電材料;一覆蓋了第一絕緣膜和電容器元件的第二絕緣膜;一在第一絕緣膜和第二絕緣膜中的接觸孔;一第二絕緣膜上的互連層,該層使MOS器件與電容器元件電連接,互連層的底部包含除了鈦以外的一種導(dǎo)電材料。
文檔編號(hào)H01L21/768GK1223470SQ98124908
公開日1999年7月21日 申請日期1998年11月13日 優(yōu)先權(quán)日1997年11月13日
發(fā)明者長野能久, 上本康裕, 十代勇治, 吾妻正道, 藤井英治 申請人:松下電子工業(yè)株式會(huì)社