專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，更詳細地說，涉及在半導(dǎo)體襯底上形成的絕緣膜中形成開口并在開口內(nèi)部充填導(dǎo)電體來形成電極的半導(dǎo)體集成電路裝置及其制造方法。
隨著半導(dǎo)體集成電路的高集成化，內(nèi)部布線的線寬度及連接口的尺寸縮小。為了利用光刻技術(shù)以高精度形成抗蝕劑圖形，在使層間絕緣膜表面的臺階差變得平坦化的同時，將導(dǎo)電體充填到具有小的開口直徑的連接口的內(nèi)部來形成金屬栓等，在這些方面想了很多辦法。
作為將導(dǎo)電體充填到層間絕緣膜中形成的連接口的內(nèi)部的方法，迄今為止廣泛地使用了在晶片整個面上形成了導(dǎo)電體之后，利用各向異性刻蝕來進行回刻(etchback)的方法。使用圖15～19，說明該制造方法。
首先，參照圖15，在半導(dǎo)體襯底1上形成元件分離用的氧化膜2、晶體管的柵電極3、源·漏區(qū)4和第1層間絕緣膜5。
在第1層間絕緣膜5中形成貫通源·漏區(qū)4的第1連接口6。第1層間絕緣膜5對晶體管的柵電極3之間進行電絕緣，同時也有使晶片表面的臺階差變得平坦化的作用。即，在形成第1連接口6及在第1層間絕緣膜5上形成第1布線層(下面敘述)時，為了利用光刻技術(shù)以高精度形成抗蝕劑圖形，利用第1層間絕緣膜5使晶片表面平坦化以確保充分的焦點深度是極為重要的。
其次，參照圖16，在整個面上形成充填第1連接口6的內(nèi)部的導(dǎo)電體膜(圖中未示出)。為了以沒有空洞的方式將導(dǎo)電體充填到具有微細的開口直徑的連接口6的內(nèi)部，通常使用CVD法。作為導(dǎo)電體膜的材料，大多使用多晶硅或非晶硅、或W、TiN、TiSi等高熔點金屬及其化合物等。
接著，在整個面上進行各向異性刻蝕，除去第1層間絕緣膜5的表面上的導(dǎo)電體膜。由此，只在第1連接口6的內(nèi)部形成第1導(dǎo)電體栓8。此時，考慮到導(dǎo)電體膜的膜厚均勻性及回刻處理的晶片面內(nèi)的均勻性，通常進行刻蝕處理，使之除去等于或大于導(dǎo)電體膜的膜厚的厚度，使第1層間絕緣膜5的表面上不遺留導(dǎo)電體膜。
在刻蝕處理不充分的情況下，如圖16中所示，在晶片表面上遺留導(dǎo)電體膜的一部分(刻蝕殘渣)77，在其上形成第1布線層(下面敘述)時發(fā)生因布線間的電短路而引起的不良情況。因此，通常進行刻蝕處理，使之除去等于或大于成膜的膜厚的厚度，如圖17中所示那樣進行刻蝕處理，使得晶片1a表面不遺留刻蝕殘渣。
這樣，在利用各向異性刻蝕處理對層間絕緣膜5的表面上形成的導(dǎo)電體膜進行回刻以便在連接口6的內(nèi)部形成導(dǎo)電體栓8的現(xiàn)有方法中，為了進行過刻蝕處理以免在晶片1a表面上遺留刻蝕殘渣，如圖17的符號D所示，所形成的第1導(dǎo)電體栓8的表面成為由第1層間絕緣膜5的表面起通常塌陷幾百埃至幾千埃的形狀。
其次，參照圖18，在以薄的厚度形成了第2層間絕緣膜9以便覆蓋第1層間絕緣膜5和第1導(dǎo)電體栓8的表面之后，形成第1布線層10。第2層間絕緣膜9在利用刻蝕處理形成第1布線層10時具有保護導(dǎo)電體栓表面使之不受刻蝕氣體的影響的作用。
再者，為了謀求半導(dǎo)體集成電路裝置的高集成化，近年來在縮小第1布線層10的間隔的同時，第1布線層10和第1連接口6的間隔也變小，在光刻時發(fā)生重疊偏移的情況下，有時第1布線層10的一部分重疊到第1導(dǎo)電體栓8的上部。在這種情況下，第2層間絕緣膜9具有防止不能短路的第1布線層10與第1導(dǎo)電體栓8的電短路的作用。
但是，在第1導(dǎo)電體栓8表面的塌陷(D)等于或大于幾百埃的情況下，在形成了第2層間絕緣膜9后在導(dǎo)電體栓8上也產(chǎn)生大致同等程度的塌陷，在塌陷部分產(chǎn)生用刻蝕形成第1布線層10時的殘渣11。
其次，參照圖19，在刻蝕該第1布線層10時在第1連接口6的內(nèi)部產(chǎn)生的殘渣11，同樣在用第2導(dǎo)電體栓14充填貫通第3層間絕緣膜12并到達第1導(dǎo)電體栓8的表面的第2連接口13內(nèi)部時，使第1布線層10與第2導(dǎo)電體栓14發(fā)生電短路這樣的不良情況。
圖20和圖21是用于說明這樣的現(xiàn)有的半導(dǎo)體集成電路裝置中的問題的圖，圖20是示出用光刻處理和各向異性刻蝕形成了第1布線層10后的狀態(tài)的平面圖，圖21是示出圖20的A-A剖面的剖面結(jié)構(gòu)圖。這些圖對應(yīng)于圖18中示出的工序。
第1布線層10本來應(yīng)象布線10a那樣來形成，但由于在布線10b及布線10c中布線層的一部分在導(dǎo)電體栓8上形成的表面塌陷了的部分中形成，故沿塌陷部分的臺階差留下了刻蝕殘渣11。因此，雖然刻蝕殘渣11通過第2層間絕緣膜與第1導(dǎo)電體栓8絕緣，但殘渣11與第1布線層10電導(dǎo)通。
因而，如圖19中所示在形成第2導(dǎo)電體栓14時，第1導(dǎo)電體栓8和第2導(dǎo)電體栓14通過刻蝕殘渣11與第1布線層10電短路，產(chǎn)生不良情況。
再者，由于在對導(dǎo)電體膜7進行回刻處理時，因通常使用的含有氟的刻蝕氣體之故，如圖16～圖19中所示，在第1層間絕緣膜5的表面上形成了改性層(55)，故在層間絕緣膜5的電絕緣特性惡化及在層間絕緣膜5的表面上直接形成布線層的情況下，存在引起布線間的電短路不良的情況。
再者，在回刻處理后在第1層間絕緣膜5上利用CVD法形成第2層間絕緣膜9的情況下，成膜不是均勻地進行的，存在晶片面內(nèi)的膜厚的均勻性惡化的情況。存在膜厚均勻性的惡化導(dǎo)致半導(dǎo)體裝置的制造成品率的惡化，或在制品的電特性中產(chǎn)生大的離散度等的問題。
在利用這樣的現(xiàn)有的各向異性刻蝕來形成導(dǎo)電體栓8的方法中，存在下述問題回刻時的過刻蝕的減少導(dǎo)致刻蝕殘渣的發(fā)生，另一方面，過刻蝕的增大使導(dǎo)電體栓8的塌陷增加，在以后的制造工序中導(dǎo)致布線與導(dǎo)電體栓的短路的不良情況。
圖22是用于說明打算解決這樣的問題的、現(xiàn)有的其它制造方法的圖。參照圖22，該現(xiàn)有的方法是利用CMP法(化學(xué)機械拋光)只研磨并除去層間絕緣膜5上的導(dǎo)電體膜，在連接口6內(nèi)部形成導(dǎo)電體栓8的方法。但是，在使用導(dǎo)電體研磨用的研磨劑(slurry)進行導(dǎo)電體的研磨的情況下，必須預(yù)先用絕緣膜研磨用的研磨劑的CMP法使層間絕緣膜5的表面大致完全平坦化。這是因為，即使具有能充分地確保光刻時的焦點深度的平坦性，如果層間絕緣膜5的表面上遺留微小的凹凸，則在使用導(dǎo)電體研磨用的研磨劑(slurry)的情況下，在臺階的凹部中也產(chǎn)生導(dǎo)電體膜的殘渣77。
這一點是起因于，通常在應(yīng)用導(dǎo)電體研磨中使用的研磨劑的情況下，層間絕緣膜(氧化硅膜)5的研磨速度與導(dǎo)電體的研磨速度相比是非常小的，難以被研磨。由于層間絕緣膜5上的殘渣在以后的制造工序中成為布線間短路不良的原因，故在使用導(dǎo)電體研磨用的研磨劑來研磨并除去導(dǎo)電體以形成導(dǎo)電體栓時，可以說預(yù)先用CMP法使層間絕緣膜平坦化是不可缺少的。
參照圖23，說明預(yù)先用CMP法使第1層間絕緣膜5平坦化時的問題。在DRAM及SRAM等的半導(dǎo)體存儲器中，在形成存儲元件的存儲器陣列部中以非常密集的方式形成柵電極布線3，與此相反，在控制這些存儲元件的邏輯運算電路部(邏輯電路部)中，柵電極布線3是比較稀疏的。因此，在用CMP法使第1層間絕緣膜5平坦化時，在柵電極3稀疏的邏輯電路部中，與柵電極3密集的存儲器陣列部相比，研磨易于進行，這樣在研磨后的第1層間絕緣膜5的表面高度中產(chǎn)生差(H)。在以后的制造工序中，在利用光刻在其上形成第1布線層時，以該高度差(H)產(chǎn)生散焦(defocus)，制造工藝的裕量惡化。再者，在該方法中伴隨通過CMP法對層間絕緣膜5進行研磨，制造工藝變得復(fù)雜，也存在必須預(yù)先使層間絕緣膜5的厚度增加被研磨去的部分等、從而導(dǎo)致制造成本上升的問題。
另一方面，在特開平9-186237號公報中公開了用相同的研磨劑同時研磨導(dǎo)電體膜和層間絕緣膜的方法。但根據(jù)導(dǎo)電體膜及層間絕緣膜的材料的不同，由于各自的研磨速度的微小的差別，在晶片表面上遺留導(dǎo)電體膜的殘渣。此外，為了不遺留殘渣，必須預(yù)先用某種方法使層間絕緣膜的表面充分地平坦化，從再現(xiàn)性及制造成本的觀點來看，存在問題。再者，由于為了用CMP法來處理絕緣膜必須預(yù)先使層間絕緣膜形成得較厚，故必須用各向異性刻蝕對深的連接口進行開口、故必然存在尺寸的控制性變得困難及制造工藝的成本上升等問題。
本發(fā)明是為了解決以上那樣的現(xiàn)有的半導(dǎo)體集成電路裝置及其制造方法中的問題而進行的，目的在于提供一種布線層與導(dǎo)電體栓不短路的半導(dǎo)體裝置及其制造方法。
此外，目的在于提供一種能將布線間隔設(shè)計得更小的、能促進微細化的半導(dǎo)體裝置及其制造方法。
因此，在本發(fā)明中提供下述的半導(dǎo)體裝置的制造方法在層間絕緣膜中對連接口進行開口后，在晶片整個面上形成導(dǎo)電體膜并用各向異性刻蝕在連接口內(nèi)部形成了導(dǎo)電體栓后，用CMP法將層間絕緣膜研磨去掉導(dǎo)電體栓的離層間絕緣膜表面的塌陷部分。
本發(fā)明的半導(dǎo)體裝置的特征在于，包括在半導(dǎo)體襯底上形成的、其表面被平坦化的第1絕緣膜；充填設(shè)置在該第1絕緣膜中的開口而形成、具有與該第1絕緣膜的表面相同的高度的表面的導(dǎo)電體栓；在上述第1絕緣膜和導(dǎo)電體栓的表面上形成的第2絕緣膜；在該第2絕緣膜的表面上形成的布線圖形；在上述第2絕緣膜的表面上為覆蓋上述布線圖形而形成的第3絕緣膜；以及為充填貫通上述第3絕緣膜和第2絕緣膜的開口而被形成、與上述導(dǎo)電體栓進行導(dǎo)電性連接的連接導(dǎo)電體。
此外，本發(fā)明的半導(dǎo)體裝置的特征在于上述連接導(dǎo)電體具有在上述第3絕緣膜上擴大的直徑，作為電荷存儲用電極而被形成。
本發(fā)明的半導(dǎo)體裝置的特征在于，包括在半導(dǎo)體襯底上的第1區(qū)和第2區(qū)中連續(xù)、以相同的高度被形成并至少在上述第1區(qū)中其表面被平坦化的第1絕緣膜；至少在上述第1區(qū)中充填在上述第1絕緣膜中設(shè)置的開口而被形成、具有與上述第1絕緣膜的表面相同的高度的表面的多個導(dǎo)電體栓；在上述第1區(qū)和第2區(qū)中連續(xù)、在上述第1絕緣膜和導(dǎo)電體栓的表面上形成的第2絕緣膜；至少在上述第1區(qū)中在上述第2絕緣膜的表面上形成的布線圖形；在上述第2絕緣膜的表面上為覆蓋上述布線圖形而形成的第3絕緣膜；以及至少在上述第1區(qū)中為充填貫通上述第3絕緣膜和第2絕緣膜的開口而被形成、與上述導(dǎo)電體栓進行導(dǎo)電性連接的連接導(dǎo)電體。
此外，本發(fā)明的半導(dǎo)體裝置的特征在于將上述第1區(qū)作為存儲器陣列部，將上述第2區(qū)作為邏輯電路部，上述連接導(dǎo)電體具有在上述第3絕緣膜上擴大的直徑，作為電荷存儲用電極而被形成。
此外，本發(fā)明的半導(dǎo)體裝置的特征在于使用至少含有磷的氧化硅膜作為上述第1絕緣膜。
此外，本發(fā)明的半導(dǎo)體裝置的特征在于使用多晶硅或非晶硅作為上述導(dǎo)電體膜。
本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，包括在半導(dǎo)體襯底上形成第1絕緣膜并在該絕緣膜中形成開口的工序；在上述第1絕緣膜上為充填上述開口而形成導(dǎo)電體膜的工序；用化學(xué)刻蝕除去上述第1絕緣膜上的導(dǎo)電體膜并用充填上述開口的導(dǎo)電體膜形成導(dǎo)電體栓的工序；以及用化學(xué)機械研磨對除去了導(dǎo)電體膜的至少上述第1絕緣膜的表面進行研磨并形成與上述導(dǎo)電體栓的表面相同的平坦的表面的工序。
此外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，包括在形成了上述導(dǎo)電體栓的上述絕緣膜上形成第2絕緣膜的工序；在該第2絕緣膜上形成布線圖形的工序；在上述第2絕緣膜上為覆蓋上述布線圖形而形成第3絕緣膜的工序；以及貫通上述第3絕緣膜和上述第2絕緣膜形成到達上述導(dǎo)電體栓的開口并在該開口中形成與上述導(dǎo)電體栓進行導(dǎo)電性連接的連接導(dǎo)電體的工序。
此外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于用至少含有磷的氧化硅膜形成上述第1絕緣膜。
此外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于用多晶硅或非晶硅形成上述導(dǎo)電體膜。
此外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于用上述的任一項中所述的制造方法進行制造。
圖1是本發(fā)明的實施例1的半導(dǎo)體集成電路裝置的剖面結(jié)構(gòu)圖。
圖2是本發(fā)明的實施例1的另一種半導(dǎo)體集成電路裝置的剖面結(jié)構(gòu)圖。
圖3是表示本發(fā)明的實施例2的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖4是表示本發(fā)明的實施例2的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖5是表示本發(fā)明的實施例2的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖6是表示本發(fā)明的實施例2的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖7是表示本發(fā)明的實施例2的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖8是表示本發(fā)明的實施例2的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖9是表示本發(fā)明的實施例2的另一種半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖10是表示本發(fā)明的實施例2的另一種半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖11是表示本發(fā)明的實施例3的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖12是表示本發(fā)明的實施例3的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖13是表示本發(fā)明的實施例3的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖14是表示本發(fā)明的實施例3的另一種半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖15是按照工序示出現(xiàn)有的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖16是按照工序示出現(xiàn)有的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖17是按照工序示出現(xiàn)有的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖18是按照工序示出現(xiàn)有的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖19是按照工序示出現(xiàn)有的半導(dǎo)體集成電路裝置的制造流程的剖面結(jié)構(gòu)圖。
圖20是用于說明現(xiàn)有的半導(dǎo)體集成電路裝置的問題的平面結(jié)構(gòu)圖。
圖21是用于說明現(xiàn)有的半導(dǎo)體集成電路裝置的問題的剖面結(jié)構(gòu)圖。
圖22是用于說明現(xiàn)有的半導(dǎo)體集成電路裝置的問題的剖面結(jié)構(gòu)圖。
圖23是用于說明現(xiàn)有的半導(dǎo)體集成電路裝置的問題的剖面結(jié)構(gòu)圖。
以下，參照


本發(fā)明的實施例。再有，圖中相同的符號分別表示相同或相當(dāng)?shù)牟糠帧?br> 實施例1圖1和圖2分別是表示本實施例1的半導(dǎo)體集成電路裝置的剖面結(jié)構(gòu)的圖。
首先，說明圖1的結(jié)構(gòu)。在圖1中示出的半導(dǎo)體集成電路裝置中，1表示半導(dǎo)體襯底，2表示元件分離用氧化膜，3表示晶體管的柵電極，4表示晶體管的源·漏區(qū)，5表示在半導(dǎo)體襯底1上形成的第1層間絕緣膜，6表示貫通第1層間絕緣膜5到達晶體管的源·漏區(qū)4的第1連接口，8表示在第1連接口6的內(nèi)部形成的第1導(dǎo)電體栓。
此外，9表示第2層間絕緣膜，10表示在第2層間絕緣膜9上形成的布線圖形(以下，也稱為第1布線層)，12表示在第2層間絕緣膜9上為覆蓋布線圖形10而形成的第3層間絕緣膜，13表示貫通第3層間絕緣膜12到達第1導(dǎo)電體栓8的表面的第2連接口(開口)，14表示在第2連接口13中形成的第2導(dǎo)電體栓。
通常使用氧化硅膜作為第1層間絕緣膜5。此外，有時也使用在膜中含有B(硼)或P(磷)等雜質(zhì)的氧化硅膜。或者，有使用在氮化硅膜上層疊含有這些雜質(zhì)的氧化硅膜的層疊膜的情況。關(guān)于第2或第3層間絕緣膜9、12，有時也使用氧化硅膜，或者在膜中含有B(硼)或P(磷)等雜質(zhì)的氧化硅膜。
作為導(dǎo)電體栓8或?qū)щ婓w栓14的材料，例如可使用多晶硅、非晶硅、或含有與源·漏區(qū)4的類型相同的雜質(zhì)的多晶硅或非晶硅，或W、Ti、TiN、Pt等高熔點金屬材料、或WSi、TiSi、PtSi等高熔點金屬硅化物等。
其次，說明圖2的半導(dǎo)體集成電路裝置的結(jié)構(gòu)。
在圖2中示出的半導(dǎo)體集成電路裝置中，12是第3層間絕緣膜，由氮化硅膜121和氧化硅膜122的層疊膜來形成。有時也可使用在膜中含有B(硼)或P(磷)等雜質(zhì)的氧化硅膜作為氧化硅膜122。
13是貫通第3層間絕緣膜12到達第1導(dǎo)電體栓8的表面的第2連接口(開口)，即使在開口位置方面產(chǎn)生偏移，第1布線層10也被氮化硅膜121覆蓋而不露出。14表示在第2連接口13中形成的第2導(dǎo)電體栓。
因為其它結(jié)構(gòu)與圖1相同，故省略重復(fù)的說明。
圖1和圖2中示出的本實施例的半導(dǎo)體集成電路裝置的結(jié)構(gòu)的特征在于第1導(dǎo)電體栓8的表面與第1層間絕緣膜5的表面對齊。即，沒有在現(xiàn)有技術(shù)中成為問題的導(dǎo)電體栓8的表面的塌陷。
這樣，按照本實施例，由于以沒有臺階差的方式平坦地形成了第1層間絕緣膜5和第1導(dǎo)電體栓8的表面，故在第1層間絕緣膜5的表面上、特別是在覆蓋導(dǎo)電體栓8的部分的表面上，沒有遺留用各向異性刻蝕形成第1布線層10時的刻蝕殘渣。
因而，即使因光刻時的重疊偏移在第1連接口6的上部形成第1布線層10，也不產(chǎn)生第2導(dǎo)電體栓14與第1布線層10電短路的不良情況。
因而，能將布線間隔設(shè)計得更小，能不發(fā)生電氣不良從而實現(xiàn)半導(dǎo)體集成電路裝置的微細化。
再有，在本實施例中，以實際上相同的高度來形成第1層間絕緣膜5的表面和第1導(dǎo)電體栓8的表面或使這兩個表面平坦化這一點，意味著在第1導(dǎo)電體栓8的表面的塌陷中不遺留刻蝕殘渣那樣的程度的平坦化。雖然理想的是完全在同一平面上，但假定有約幾十埃的塌陷也不成為問題。
實施例2其次，作為本發(fā)明的實施例2，說明得到圖1或圖2中示出的結(jié)構(gòu)的半導(dǎo)體集成電路裝置的制造方法。
首先，圖3～圖8是按照工序示出圖1的半導(dǎo)體集成電路裝置的制造萬法的圖。
參照圖3，在半導(dǎo)體襯底1的表面上形成元件分離用氧化膜2、晶體管的柵電極3和源·漏區(qū)4、第1層間絕緣膜5。以下，將半導(dǎo)體襯底1或在其上進行了各種處理而形成的元件加以總稱，稱為晶片1a。
通常使用氧化硅膜作為第1層間絕緣膜5。為了以沒有空洞的方式來充填鄰接的2個柵電極3間，有時也使用在膜中含有B(硼)或P(磷)等雜質(zhì)的氧化硅膜?；蛘撸惺褂煤羞@些雜質(zhì)的氧化硅膜和氮化硅膜的層疊膜的情況。
特別是在利用由柵電極3產(chǎn)生的臺階差在鄰接的柵電極3間以自對準的方式對連接口(下面敘述)進行開口的情況下，從用各向異性刻蝕對連接口進行開口時的尺寸及形狀的控制性的觀點來考慮，在氮化硅膜上使用至少含有P(磷)的氧化硅膜的情況較多。
接著，為了改善晶片1a表面的平坦性，通常進行約800℃～850℃的熱處理。再者，通過進行光刻處理和各向異性刻蝕處理，在第1層間絕緣膜5中形成貫通晶體管的源·漏區(qū)4的的第1連接口6(開口)。其次，通過將晶片1a一度置于稀的氫氟酸溶液中，除去連接口6的底部的氧化硅膜。
其次，參照圖4，利用CVD法等在第1層間絕緣膜5的表面和連接口6的內(nèi)部形成用于形成導(dǎo)電體栓(下面敘述)的導(dǎo)電體膜7。
作為導(dǎo)電體膜7的材料，例如可使用多晶硅、非晶硅、或含有與源·漏區(qū)4的類型相同的雜質(zhì)的多晶硅或非晶硅，或W、Ti、TiN、Pt等高熔點金屬材料、或WSi、TiSi、PtSi等高熔點金屬硅化物等。
為了在連接口6的內(nèi)部不形成空洞，以等于或大于與連接口的半徑同等程度的膜厚來形成導(dǎo)電體膜7。在以等于或大于所需要的膜厚的厚度來形成的情況下，由于必須考慮膜厚的離散度以增加其后的回刻處理時的過刻蝕時間，故導(dǎo)電體栓的凹槽變大。因而，為了在連接口內(nèi)部不發(fā)生空洞，希望在等于或大于所需要的膜厚的情況下盡可能將導(dǎo)電體膜7形成得較薄。
其次，參照圖5，對晶片1a，進行使用CF4、SF6、Cl2、SiCl4等含有氟或氯的刻蝕氣體的各向異性刻蝕處理，除去第1層間絕緣膜5表面的導(dǎo)電體膜7，在連接口6的內(nèi)部形成第1導(dǎo)電體栓8。
此時，考慮到導(dǎo)電體膜7的膜厚均勻性及回刻處理的晶片1a面內(nèi)的均勻性，通常進行等于或大于第1導(dǎo)電體膜7的膜厚的刻蝕處理，使第1層間絕緣膜5的表面的臺階部中也不遺留導(dǎo)電體膜7。
由此，第1導(dǎo)電體栓8的表面成為比第1層間絕緣膜5的表面通常塌陷幾百?！珟浊О５男螤?。同時，在第1層間絕緣膜5的表面上由于含有氟的刻蝕氣體的作用而形成表面改性層55，其電絕緣特性惡化。
其次，參照圖6，使用氧化硅膜研磨用的研磨劑并利用CMP法研磨第1層間絕緣膜5的表面，除去在表面上形成的改性層55，同時使第1導(dǎo)電體栓8的表面與第1層間絕緣膜5的表面的高度對齊。作為氧化硅膜研磨用的研磨材料，希望使用例如含有膠體二氧化硅的研磨材料或含有氧化鈰的研磨材料。這樣，通過將第1層間絕緣膜5的表面研磨去掉幾百?！珟浊О硐谂c第1導(dǎo)電體栓8的表面間產(chǎn)生的塌陷。
在此，實際上以相同的高度形成第1層間絕緣膜5的表面和第1導(dǎo)電體栓8的表面或使這兩個表面平坦化這一點，意味著在第1導(dǎo)電體檢8的表面的塌陷中不遺留刻蝕殘渣那樣的程度的平坦化。雖然理想的是完全在同一平面上，但假定有約幾十埃的塌陷也不成為問題。
在使用CMP法的研磨中，考慮到表面塌陷量在晶片1a面內(nèi)的離散度，即使研磨去掉的量比實際的塌陷量多，但由于到頭來其目標是研磨去掉幾百?！珟浊О＃恃心ヌ幚碇兴枰奶幚頃r間較短，因而制造成本的上升也較少。
此外，依據(jù)本申請的發(fā)明者的實驗可知，在使用多晶硅或非晶硅膜作為導(dǎo)電體膜7的情況下，即使使用含有膠體狀二氧化硅的氧化硅膜研磨用的研磨劑，也能以氧化硅膜的研磨速度的百分之幾～百分之幾十的研磨速度來研磨多晶硅或非晶硅膜。即，可確認，即使研磨處理時間變長，第1導(dǎo)電體栓8也不會成為從第1層間絕緣膜5的表面塌陷的形狀或相反地成為突出的形狀，在與第1層間絕緣膜5的表面之間不會產(chǎn)生臺階差。
再者，由于通過用CMP法對第1層間絕緣膜5進行研磨來消除導(dǎo)電體栓8的塌陷，并同時減少層間絕緣膜5的表面臺階差，故其后為了形成第1布線層(下面敘述)通過光刻形成抗蝕劑圖形時的制造工藝的裕量就變寬。
其次，參照圖7，在第1層間絕緣膜5的表面和第1導(dǎo)電體栓8的表面上形成厚度薄的第2層間絕緣膜9。接著，形成第1布線層形成用的導(dǎo)電體膜，通過進行光刻處理和各向異性刻蝕處理來形成第1布線層10。
由于以沒有表面塌陷的方式平坦地形成第1導(dǎo)電體栓8，故在通過各向異性刻蝕形成第1布線層10時不會在導(dǎo)電體栓8的部分中產(chǎn)生刻蝕殘渣。
再者，形成第3層間絕緣膜12使之覆蓋第1布線層10和第2層間絕緣膜9。
與第1層間絕緣膜5相同，通常使用氧化硅膜作為第3層間絕緣膜12。為了以沒有空洞的方式來充填鄰接的2個第1布線層10間，有時也使用在膜中含有B(硼)或P(磷)等雜質(zhì)的氧化硅膜。
其次，為了改善晶片1a表面的平坦性，通常進行約800℃～850℃的熱處理。
其次，參照圖8，通過進行光刻處理和各向異性刻蝕處理，形成貫通第3層間絕緣膜12和第2層間絕緣膜9到達第1導(dǎo)電體栓8的表面的第2連接口13(開口)。
接著，將晶片1a的表面置于稀的氫氟酸溶液或稀的過氧化氫溶液中，除去在第2連接口13的底部露出的第1導(dǎo)電體栓8表面的自然氧化膜。
其次，參照圖1，形成用于形成第2導(dǎo)電體栓14的導(dǎo)電膜，除去第3層間絕緣膜12上的導(dǎo)電體膜，形成充填第2連接口13的第2導(dǎo)電體栓14(連接導(dǎo)體)。由此，第2導(dǎo)電體檢14與第1導(dǎo)電體栓8進行導(dǎo)電性連接，得到圖1中示出的剖面結(jié)構(gòu)的半導(dǎo)體集成電路裝置。
其次，圖9～圖10是示出圖2的半導(dǎo)體集成電路裝置的制造方法的工序的一部分的圖。
圖2的半導(dǎo)體集成電路裝置的制造方法與前面已說明的圖1的半導(dǎo)體集成電路裝置的制造方法的不同點在于，圖9中示出的第3層間絕緣膜12的形成。
在這種情況下，如圖9中所示，作為第3層間絕緣膜12，在氮化硅膜121上層疊氧化硅膜122而形成。有時也使用在膜中含有B(硼)或P(磷)等雜質(zhì)的氧化硅膜作為氧化硅膜122。
其次，參照圖10，為了改善晶片1a表面的平坦性，通常進行約800℃～850℃的熱處理。
再者，通過進行光刻處理和各向異性刻蝕處理，形成貫通第3層間絕緣膜12到達第1導(dǎo)電體栓8的表面的第2連接口13(開口)。
此時，即使在開口位置處產(chǎn)生偏移，但由于第1布線層10被氮化硅膜(121)覆蓋，故不露出。
這樣，在利用由第1布線層10產(chǎn)生的臺階差以自對準的方式對連接口進行開口的情況下，從用各向異性刻蝕對連接口進行開口時的尺寸及形狀的控制性的觀點來考慮，在氮化硅膜121上使用至少含有P(磷)的氧化硅膜122作為第3層間絕緣膜12是有效的。
接著，將晶片1a的表面置于稀的氫氟酸溶液或稀的過氧化氫溶液中，除去在第2連接口13的底部露出的第1導(dǎo)電體栓8表面的自然氧化膜。
其次，參照圖2，形成用于形成第2導(dǎo)電體栓14的導(dǎo)電膜，除去第3層間絕緣膜12上的導(dǎo)電體膜，形成充填第2連接口的第2導(dǎo)電體栓14(連接導(dǎo)體)。由此，第2導(dǎo)電體栓14與第1導(dǎo)電體栓8進行導(dǎo)電性連接，得到圖2中示出的剖面結(jié)構(gòu)的半導(dǎo)體集成電路裝置。
如以上所說明的那樣，按照本實施例，由于以沒有臺階差的方式平坦地形成了第1層間絕緣膜5的表面和第1導(dǎo)電體栓8的表面，故在第1層間絕緣膜5的表面上不遺留用各向異性刻蝕形成第1布線層10時的刻蝕殘渣。
因而，即使因光刻時的重疊偏移在第1連接口6的上部形成第1布線層10，也不產(chǎn)生第2導(dǎo)電體栓14與第1布線層10電短路的不良情況。由此，能將布線間隔設(shè)計得更小，能不發(fā)生電氣不良從而實現(xiàn)半導(dǎo)體集成電路裝置的微細化。
再者，按照本實施例，由于在對導(dǎo)電體膜7進行回刻處理時用CMP法除去在層間絕緣膜5的表面上形成的表面改性層77，故不發(fā)生層間絕緣膜的絕緣特性惡化的問題。此外，也不發(fā)生布線間的電短路不良。再者，在上層用CVD法進行成膜時不產(chǎn)生膜厚的離散度或再現(xiàn)性的惡化這樣的不穩(wěn)定性，可進行穩(wěn)定的成膜。因而，可提高半導(dǎo)體裝置的制造成品率，或者可實現(xiàn)制品的電特性的穩(wěn)定、制造成本的降低。
實施例3圖11～圖13是按照制造流程示出本發(fā)明的實施例3的半導(dǎo)體集成電路裝置的制造方法的剖面結(jié)構(gòu)圖。本實施例示出將前面已說明的實施例1和2應(yīng)用于半導(dǎo)體存儲器的制造的例子。
參照圖11，在半導(dǎo)體襯底1的圖示左半部的第1區(qū)中形成存儲器陣列部，在右半部的第2區(qū)中形成邏輯電路部。首先，在該半導(dǎo)體襯底1上形成元件分離用氧化硅膜2、晶體管的柵電極3和源·漏區(qū)4。其次，形成第1層間絕緣膜5以覆蓋柵電極3。
其次，至少在存儲單元部中形成貫通層間絕緣膜5到達源·漏區(qū)4的第1連接口6(開口)。在連接口6的內(nèi)部形成第1導(dǎo)電體栓8。通過各向異性刻蝕的回刻處理來形成導(dǎo)電體栓8，使得在第1層間絕緣膜5的表面上不遺留刻蝕殘渣，其表面成為從絕緣膜5的表面塌陷的形狀。
其次，參照圖12，用CMP法將第1層間絕緣膜5的表面研磨去掉幾百?！珟浊О磉M行平坦化，使得第1層間絕緣膜5的表面與第1導(dǎo)電體栓8的表面實際上成為同一平面。此時，由于由CMP法進行的研磨膜厚較小，故柵電極3及第1導(dǎo)電體栓8密集的存儲器陣列部與邏輯電路部中的研磨膜厚的差也小，因而不會產(chǎn)生現(xiàn)有例(圖23)那樣的臺階差(H)。
其次，參照圖13，在第1層間絕緣膜5的表面和第1導(dǎo)電體栓8的表面上形成厚度薄的第2層間絕緣膜9(為了圖面的簡化起見省略圖示，參照圖7的符號9)。接著，形成第1布線層形成用的導(dǎo)電體膜，通過進行光刻處理和各向異性刻蝕處理來形成第1布線層10(布線圖形)。再者，在整個面上形成第3層間絕緣膜12使之覆蓋第1布線層10。
貫通該第3層間絕緣膜12和第2層間絕緣膜9形成第2連接口13，在該第3層間絕緣膜12上形成第2導(dǎo)電體栓14，使其充填第2連接口13的內(nèi)部。第2導(dǎo)電體檢14與第1導(dǎo)電體栓8進行導(dǎo)電性連接，具有在第3絕緣膜12上擴大的直徑。
這樣形成的半導(dǎo)體集成電路裝置構(gòu)成半導(dǎo)體存儲器，在存儲單元部中由柵極3及源·漏區(qū)等形成的晶體管成為存儲單元用的晶體管，柵電極3成為字線，第1布線層(布線圖形)10成為位線，第2導(dǎo)電體栓14具有作為半導(dǎo)體存儲器的電荷存儲用的電極即所謂的存儲節(jié)點的作用。
如以上所述形成的第1層間絕緣膜5的表面在用各向異性刻蝕處理形成第1導(dǎo)電體栓8時，雖然在表面上形成改性層(未圖示)，但利用CMP處理研磨除去表面的幾百埃～幾千埃的部分。
因而，如果按照本實施例的半導(dǎo)體集成電路裝置的制造方法，在第1層間絕緣膜5上用CVD法形成第2層間絕緣膜9(未圖示，參照實施例2的圖7)時，不發(fā)生膜厚的離散度等的成膜特性的不穩(wěn)定的問題。
此外，由于以沒有臺階差的方式平坦地形成了第1層間絕緣膜5和第1導(dǎo)電體栓8的表面，故在第1層間絕緣膜5的表面上、特別是在覆蓋導(dǎo)電體栓8的部分的表面上，沒有遺留用各向異性刻蝕形成第1布線層10時的刻蝕殘渣。
因而，即使因光刻時的重疊偏移在第1連接口6的上部形成第1布線層10，也不產(chǎn)生第2導(dǎo)電體栓14與第1布線層10電短路的不良情況。
因而，能將布線間隔設(shè)計得更小，能不發(fā)生電氣不良從而實現(xiàn)半導(dǎo)體集成電路裝置的微細化。
此外，通過用CMP處理來研磨第1層間絕緣膜5的表面，在解決第1導(dǎo)電體栓8的塌陷時，在存儲器陣列部和邏輯電路部之間幾乎不產(chǎn)生臺階差，具有能用光刻處理以高精度來形成第1布線層10的優(yōu)點。
圖14是示出本實施例中的半導(dǎo)體存儲器的另一結(jié)構(gòu)例的剖面圖。在圖14中，第2連接口13在第3絕緣膜12中具有在第1布線層10上變寬的擴大的直徑。沿該第2連接口13的內(nèi)表面以圓柱狀形成了第2導(dǎo)電體栓14。在該內(nèi)表面上形成電介質(zhì)膜15，再形成上部電極16，使其從該內(nèi)表面延伸到第3絕緣膜12上。
第2導(dǎo)電體栓14作為下部電極而成為存儲節(jié)點，上部電極16成為單元板，以夾住電介質(zhì)膜15的方式形成了存儲單元部的電容。因為其它的結(jié)構(gòu)與圖13相同，故省略重復(fù)的說明。
通過以這種方式形成半導(dǎo)體存儲器的電容，與圖13的情況比較，在確保大電容量的同時可抑制高度的增加。
在這種情況下，也具有與對于圖11～圖13的例子已說明的同樣的效果。
再有，在以上各實施例中，將第1絕緣膜5作為在半導(dǎo)體襯底1上形成來進行說明。但是，這不是只意味著狹義的半導(dǎo)體襯底。而是用于在其上形成第1絕緣膜5的基底部件的意思，對此不作特別限定。
如以上所說明的那樣，按照本發(fā)明，由于以沒有臺階差的方式平坦地形成了層間絕緣膜的表面和導(dǎo)電體檢的表面，故在層間絕緣膜的表面上不遺留用各向異性刻蝕形成布線層時的刻蝕殘渣。
因而，即使因光刻時的重疊偏移在連接口的上部形成布線層，也不產(chǎn)生導(dǎo)電體栓與布線層電短路的不良情況。
由此，能將布線間隔設(shè)計得更小，能不發(fā)生電氣不良從而實現(xiàn)半導(dǎo)體集成電路裝置的微細化。
再者，按照本發(fā)明，由于在對導(dǎo)電體膜進行回刻處理時用CMP法除去在層間絕緣膜表面上形成的表面改性層，故不發(fā)生層間絕緣膜的絕緣特性惡化的問題。
此外，也不發(fā)生布線間的電短路不良。
再者，在上層用CVD法進行成膜時不產(chǎn)生膜厚的離散度或再現(xiàn)性的惡化這樣的不穩(wěn)定性，可進行穩(wěn)定的成膜。
因而，可提高半導(dǎo)體裝置的制造成品率，或者可實現(xiàn)制品的電特性的穩(wěn)定、制造成本的降低。
權(quán)利要求
1．一種半導(dǎo)體裝置，其特征在于，包括在半導(dǎo)體襯底上形成、其表面已被平坦化的第1絕緣膜；充填設(shè)置在該第1絕緣膜中的開口而形成、具有與該第1絕緣膜的表面相同的高度的表面的導(dǎo)電體栓；至少在上述第1絕緣膜的表面上形成的第2絕緣膜；在該第2絕緣膜的表面上形成的布線圖形；在上述第2絕緣膜的表面上為覆蓋上述布線圖形而形成的第3絕緣膜；以及為充填貫通上述第3絕緣膜和第2絕緣膜的開口而被形成、與上述導(dǎo)電體栓進行導(dǎo)電性連接的連接導(dǎo)電體。
2．如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于上述連接導(dǎo)電體具有在上述第3絕緣膜上擴大的直徑，作為電荷存儲用電極而被形成。
3．一種半導(dǎo)體裝置，其特征在于，包括在半導(dǎo)體襯底上的第1區(qū)和第2區(qū)中連續(xù)、以相同的高度被形成并至少在上述第1區(qū)中其表面已被平坦化的第1絕緣膜；至少在上述第1區(qū)中充填在上述第1絕緣膜中設(shè)置的開口而被形成、具有與上述第1絕緣膜的表面相同的高度的表面的多個導(dǎo)電體栓；在上述第1區(qū)和第2區(qū)中連續(xù)、至少在上述第1絕緣膜的表面上形成的第2絕緣膜；至少在上述第1區(qū)中在上述第2絕緣膜的表面上形成的布線圖形；在上述第2絕緣膜的表面上為覆蓋上述布線圖形而形成的第3絕緣膜；以及至少在上述第1區(qū)中為充填貫通上述第3絕緣膜和第2絕緣膜的開口而被形成、與上述導(dǎo)電體栓進行導(dǎo)電性連接的連接導(dǎo)電體。
4．如權(quán)利要求3中所述的半導(dǎo)體裝置，其特征在于將上述第1區(qū)作為存儲器陣列部，將上述第2區(qū)作為邏輯電路部，上述連接導(dǎo)電體具有在上述第3絕緣膜上擴大的直徑，作為電荷存儲用電極而被形成。
5．如權(quán)利要求1～4的任一項中所述的半導(dǎo)體裝置，其特征在于使用至少含有磷的氧化硅膜作為上述第1絕緣膜。
6．如權(quán)利要求1～5的任一項中所述的半導(dǎo)體裝置，其特征在于使用多晶硅或非晶硅作為上述導(dǎo)電體栓。
7．一種半導(dǎo)體裝置的制造方法，其特征在于，包括在半導(dǎo)體襯底上形成第1絕緣膜并在該絕緣膜中形成開口的工序；在上述第1絕緣膜上為充填上述開口而形成導(dǎo)電體膜的工序；用化學(xué)刻蝕除去上述第1絕緣膜上的導(dǎo)電體膜并用充填上述開口的導(dǎo)電體膜形成導(dǎo)電體栓的工序；以及用化學(xué)機械研磨對除去了導(dǎo)電體膜的至少上述第1絕緣膜的表面進行研磨并形成與上述導(dǎo)電體栓的表面相同的平坦的表面的工序。
8．如權(quán)利要求7中所述的半導(dǎo)體裝置的制造方法，其特征在于，包括在形成了上述導(dǎo)電體栓的上述第1絕緣膜上形成第2絕緣膜的工序；在該第2絕緣膜上形成布線圖形的工序；在上述第2絕緣膜上為覆蓋上述布線圖形而形成第3絕緣膜的工序；以及貫通上述第3絕緣膜和上述第2絕緣膜形成到達上述導(dǎo)電體栓的開口并在該開口中形成與上述導(dǎo)電體栓進行導(dǎo)電性連接的連接導(dǎo)電體的工序。
9．如權(quán)利要求7或8中所述的半導(dǎo)體裝置的制造方法，其特征在于用至少含有磷的氧化硅膜形成上述第1絕緣膜。
10．如權(quán)利要求7～9的任一項中所述的半導(dǎo)體裝置的制造方法，其特征在于用多晶硅或非晶硅形成上述導(dǎo)電體膜。
11．一種半導(dǎo)體裝置，其特征在于用權(quán)利要求7～10的任一項中所述的制造方法進行制造。
全文摘要
本發(fā)明的課題是在半導(dǎo)體器件中消除層間絕緣膜中的布線層與經(jīng)過附近的垂直的導(dǎo)電體栓短路的情況。在半導(dǎo)體襯底上的絕緣膜中形成開口,在絕緣膜上形成導(dǎo)電體膜以便充填該開口。首先用化學(xué)刻蝕除去該導(dǎo)電體膜,用充填了開口的導(dǎo)電體膜形成導(dǎo)電體栓。其后,對絕緣膜的表面進行化學(xué)機械研磨,形成與導(dǎo)電體栓的表面相同的平坦的表面。在其上經(jīng)薄的絕緣膜形成布線圖形。
文檔編號H01L21/70GK1226747SQ9812082
公開日1999年8月25日 申請日期1998年9月30日 優(yōu)先權(quán)日1998年2月16日
發(fā)明者高田佳史, 坂井裕一, 巖崎正修, 千葉原宏幸 申請人:三菱電機株式會社