專利名稱：硬蝕刻掩模的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般說(shuō)來(lái)涉及器件制造，特別是涉及例如用于蝕刻如溝槽電容器所用深槽的改進(jìn)的硬蝕刻掩模。
在器件制造中，在襯底上形成絕緣層、半導(dǎo)體層和導(dǎo)體層。對(duì)各層進(jìn)行構(gòu)圖產(chǎn)生各種特征和間隙，形成各種器件，例如晶體管、電容器、和電阻器。然后使這些器件互連實(shí)現(xiàn)要求的電功能。
在某些應(yīng)用中，在襯底中產(chǎn)生槽或深槽，例如形成溝槽電容器。通過(guò)各向異性蝕刻例如反應(yīng)離子蝕刻(RIE)實(shí)現(xiàn)槽的產(chǎn)生。設(shè)置硬掩模層并進(jìn)行構(gòu)圖用做RIE掩模。一般，在硬掩模層之下設(shè)置其它層例如基底(pad)氮化物和基底氧化物。氮化層用做后續(xù)工藝的拋光阻止層，基底氧化層促進(jìn)粘附，降低硅襯底與基底氮化層之間的應(yīng)力。如此，硬掩模層必需足夠地致密，以承受RIE過(guò)程中的離子轟擊。此外，掩模層應(yīng)具有比拋光層實(shí)質(zhì)上更高的蝕刻速率，可在不去除其它基底層的情況下使其去除。
通常，TEOS氧化物用做硬掩模層。TEOS足夠致密足以承受RIE。但是，TEOS不能對(duì)氧化物選擇地蝕刻。這在TEOS硬掩模的去除過(guò)程中會(huì)引起問(wèn)題。例如TEOS硬掩模的去除對(duì)基底氮化物之下的基底氧化物也有腐蝕，導(dǎo)致基底氮化物與襯底分離。
由上述討論可知，期望提供帶有硬掩模層的基底疊層，該硬掩模層可以對(duì)氧化物選擇地去除。
本發(fā)明涉及對(duì)襯底的反應(yīng)離子蝕刻，形成例如深槽(DT)。根據(jù)一個(gè)實(shí)施例，在襯底表面上形成具有硬掩模層的基底(pad)疊層，該硬掩模層包括磷摻雜的硅酸鹽玻璃(PSG)。在基底氧化層和基底氮化層上形成PSG，構(gòu)成基底疊層。
在一個(gè)實(shí)施例中，PSG包括的磷(P)濃度與基底氧化層產(chǎn)生足夠的蝕刻選擇性而且小于產(chǎn)生不穩(wěn)定層的濃度。對(duì)于基于PSG的臭氧，P濃度大于約1wt％，以避免表面依賴性。
對(duì)基底疊層構(gòu)圖，使準(zhǔn)備形成DT的襯底區(qū)域暴露。使用PSG作為DT蝕刻掩模，通過(guò)反應(yīng)離子蝕刻(RIE)對(duì)暴露的襯底區(qū)域進(jìn)行蝕刻。如此，RIE形成要求深度的DT，用來(lái)形成溝槽電容器。


圖1是溝槽電容器存儲(chǔ)器單元。
圖2A～C是根據(jù)本發(fā)明一個(gè)實(shí)施例包括硬掩模的基底疊層。
本發(fā)明涉及硬蝕刻掩模。出于展示的目的，從深槽制備中所用的基底疊層的角度說(shuō)明本發(fā)明。深槽用做隨機(jī)存取存儲(chǔ)器集成電路(IC)中的存儲(chǔ)器單元所用的溝槽電容器。但是，本發(fā)明顯然可以廣泛地應(yīng)用于可以對(duì)氧化物選擇地去除的基底掩模。
為了方便，對(duì)溝槽電容器動(dòng)態(tài)RAM(DRAM)單元進(jìn)行說(shuō)明。參見(jiàn)圖1，其中展示了溝槽電容器DRAM單元。這種DRAM單元例如披露于Nesbit etal.,A 0.6μm2256Mb Trench DRAM Cell With Self-Aligned Buried Strap(BEST),IEDM 93-627，在這里針對(duì)所有目的引用為參考文獻(xiàn)。如圖所示，DRAM單元包括形成在襯底101中的溝槽電容器160。一般用經(jīng)n-型雜質(zhì)重?fù)诫s的多晶硅161填充槽。多晶硅用做電容器的一個(gè)極板，通常稱為“存儲(chǔ)結(jié)點(diǎn)”。由n-型雜質(zhì)摻雜的埋置板165圍繞槽的下部。在槽的上部是用于減少寄生泄漏的軸環(huán)168。結(jié)點(diǎn)介質(zhì)163把電容器的兩個(gè)極板分開(kāi)。設(shè)置包括n-型雜質(zhì)的埋置阱170連接陣列中的DRAM單元的各埋置極板。埋置阱之上是p-型阱173。p-型阱用于減少垂直泄漏。
DRAM單元還包括晶體管110。該晶體管包括柵極112和包含n-型雜質(zhì)的源113和漏114擴(kuò)散區(qū)。源和漏的設(shè)計(jì)取決于晶體管的工作。為了方便，這里的術(shù)語(yǔ)“源”和“漏”可互換。通過(guò)稱為“結(jié)點(diǎn)擴(kuò)散”的擴(kuò)散區(qū)125實(shí)現(xiàn)晶體管與電容器的連接。疊柵也稱為“字線”，一般包括多晶硅層166和氮化層168。另外，層166是包括硅化物的多晶硅-硅化物層，例如鉬(MoSix)、鉭(TaSix)、鎢(WSix)、鈦(TiSix)、或鈷(CoSix)，位于多晶硅層之上用于降低字線電阻。在一個(gè)實(shí)施例中，多晶硅-硅化物層包括在多晶硅之上的WSix。氮化物襯層169覆蓋疊柵和襯底。氮化層168和氮化物襯層在后續(xù)工藝中起蝕刻或拋光阻止層作用。
設(shè)置淺槽隔離(STI)180，使DRAM單元與其它單元或器件隔開(kāi)。如圖所示，在該槽上形成字線120并由STI在此隔離。字線120稱為“通過(guò)字線”。這種構(gòu)成稱為折合位線結(jié)構(gòu)體系。
在字線上形成層間介電層189。在層間介電層上形成代表位線的導(dǎo)體層190。在層間介電層中設(shè)置位線接觸孔186，使源113與位線190接觸。
把多個(gè)這種單元構(gòu)成陣列。用字線和位線互連該單元陣列。通過(guò)激活對(duì)應(yīng)于字線和位線的單元實(shí)現(xiàn)對(duì)單元的存取。
參見(jiàn)圖2，展示了用于形成IC的襯底201部位的剖面。該IC例如是存儲(chǔ)器IC，諸如隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM(DRAM)、同步DRAM(SDRAM)、靜態(tài)RAM(SRAM)、和只讀存儲(chǔ)器(ROM)。該IC也可以是邏輯電路，諸如可編程邏輯陣列(PLA)、專用IC(ASIC)、組合DRAM-邏輯電路、或任何其它電路器件。
一般，在半導(dǎo)體襯底上平行地制備大量IC。處理之后，切割晶片以便把IC分離成一系列單個(gè)芯片。然后把芯片封裝成最終產(chǎn)品，用于例如用戶產(chǎn)品，諸如計(jì)算機(jī)系統(tǒng)、蜂窩式電話、個(gè)人數(shù)字輔助設(shè)備(PDA)、和其它電子產(chǎn)品。
襯底210例如硅晶片。也可以使用其它襯底例如砷化鎵、鍺、絕緣體上的硅(SOI)、或其它半導(dǎo)體材料。襯底例如可以用預(yù)定導(dǎo)電類型的雜質(zhì)輕或重?fù)诫s，實(shí)現(xiàn)要求的電特性。
如圖所示，在襯底表面上設(shè)置基底疊層210?；庄B層例如包括形成在襯底表面上的基底氧化層212。例如通過(guò)熱氧化形成基底氧化層?；籽趸瘜討?yīng)足夠厚用以降低應(yīng)力和促進(jìn)基底蝕刻阻止層和襯底之間的粘附。
在基底氧化層上設(shè)置基底蝕刻阻止層214?；孜g刻阻止層在IC的后續(xù)工藝中起蝕刻阻止層作用或拋光阻止層作用。在一個(gè)實(shí)施例中，基底蝕刻阻止層包括氮化硅(SiN4)。例如通過(guò)低壓化學(xué)汽相淀積(LPCVD)形成氮化物層。也可以使用其它淀積氮化物層的技術(shù)。一般，基底氮化層約為2200。
在基底氮化物層上形成硬蝕刻掩模層216。根據(jù)本發(fā)明，硬蝕刻掩模包括磷摻雜的硅化物玻璃(PSG)。利用各種化學(xué)汽相淀積(CVD)技術(shù)淀積磷摻雜的硅化物玻璃(PSG)。這些CVD技術(shù)例如包括等離子體增強(qiáng)CVD(PECVD)。PSG的PECVD例如公開(kāi)于Applied Materials P-500 PECVD PTEOS，這里針對(duì)所有目的引用為參考文獻(xiàn)。PECVD涉及與任何磷(P)雜質(zhì)源一起使用硅烷或TEOS氣體。也可以使用磷雜質(zhì)源例如三甲基磷酸酯(TMP)。
也可以使用次大氣壓CVD(SACVD)或者大氣壓CVD(APCVD)形成PSG膜。這些技術(shù)例如采用與任何液態(tài)P雜質(zhì)源一起的臭氧(O3)和TEOS氣體。APCVD和SACVD技術(shù)例如公開(kāi)于Applied Materials Ozone-TEOS，這里針對(duì)所有目的引用為參考文獻(xiàn)。也可以采用其它已有的淀積技術(shù)形成PSG膜。
PSG層的厚度應(yīng)足以用做硬蝕刻掩模。該厚度可以根據(jù)應(yīng)用變化。在一個(gè)實(shí)施例中，PSG層的厚度足夠厚，以便用做例如形成深槽所用的反應(yīng)離子蝕刻(RIE)中的蝕刻掩模。一般，PSG層的厚度約為3000～20000，最好約為5000～9000約為7000更好。
PSG層中的P濃度應(yīng)足夠高，以便實(shí)現(xiàn)對(duì)氧化物所要求的選擇性濕法蝕刻。P濃度越高，對(duì)氧化物的蝕刻選擇性越高。但是，如果P濃度超過(guò)上限，PSG會(huì)在表面上形成磷酸結(jié)晶。這種酸結(jié)晶使得該層不穩(wěn)定。該酸結(jié)晶可以通過(guò)退火去除。一般，上限約為11％。由于PSG足夠地硬，所以不需要使膜致密的退火。如此，無(wú)需退火即可實(shí)現(xiàn)淀積具有小于或等于約10～11wt％的P濃度的PSG。
發(fā)現(xiàn)基于淀積膜的O3具有強(qiáng)的表面依賴性。結(jié)果，可以在淀積之前進(jìn)行表面的預(yù)處理。但是，已經(jīng)發(fā)現(xiàn)大于或等于約1％的P濃度導(dǎo)致不具有表面依賴性的PSG膜。
在一個(gè)實(shí)施例中，PSG包括約3～11wt％的P濃度，約5～9wt％較好，約7wt％更好。當(dāng)然，可以改變P濃度以便實(shí)現(xiàn)要求的濕法蝕刻速率。雖然超過(guò)上限的P濃度可以實(shí)現(xiàn)高的濕法蝕刻速率，但需要退火來(lái)穩(wěn)定該膜。而且，通過(guò)改變淀積條件可以增強(qiáng)PSG膜的濕法蝕刻選擇性。一般，降低功率和/或溫度產(chǎn)生具有對(duì)氧化物的蝕刻選擇性高的PSG膜。在一個(gè)實(shí)施例中，在溫度為200～600℃、RF功率在100～3500W之間的條件下淀積PSG。
使用傳統(tǒng)的光刻和蝕刻技術(shù)實(shí)現(xiàn)基底疊層形成槽的構(gòu)圖。參見(jiàn)圖2B，淀積光刻膠層230以便幫助基底疊層的構(gòu)圖。為了改進(jìn)光刻法的分辨率，在光刻膠之下設(shè)置抗反射涂敷(ARC)膜220。
在一個(gè)實(shí)施例中，ARC包括有機(jī)ARC材料例如底抗反射層(BARL)?？梢栽O(shè)置埋置層218用于防止PSG與BARL層和/或光刻膠層反應(yīng)。例如，根據(jù)使用的光刻膠，8wt％以上的P濃度會(huì)引起光刻膠中毒。埋置層例如包括未摻雜的硅化物玻璃。這樣可以通過(guò)關(guān)閉雜質(zhì)源在同一設(shè)備中形成埋置層。埋置層在約200～5000一般約500足以防止這種反應(yīng)。
也可以使用有機(jī)ARC。有機(jī)ARC例如包括介電材料如氮氧化合物。有機(jī)ARC也可以用做埋置層，防止PSG與光刻膠層之間潛在的反應(yīng)。使用有機(jī)ARC有利于在同一設(shè)備中淀積PSG掩模和ARC層。
參見(jiàn)圖2C，用曝光源和掩模對(duì)光刻膠層選擇地曝光。根據(jù)光刻膠是正性還是負(fù)性的，在顯影過(guò)程中去除曝光或未曝光部位，留下未保護(hù)的基底疊層區(qū)域。未保護(hù)的區(qū)域?qū)?yīng)于準(zhǔn)備形成槽的區(qū)域。
然后利用RIE對(duì)未保護(hù)區(qū)域中的基底疊層進(jìn)行蝕刻，暴露下面的襯底表面。對(duì)基底疊層構(gòu)圖之后，去除光刻膠層。如果使用有機(jī)ARC(BARC)，則也去除BARLL層。如果使用無(wú)機(jī)ARC，則介電層可以留在PSG層上。
然后利用RIE蝕刻襯底，使用基底疊層作為掩模，形成槽260。該槽例如用于形成存儲(chǔ)器單元的溝槽電容器。在槽的形成過(guò)程中RIE侵蝕PSG掩模上的薄埋置層或無(wú)機(jī)ARC層。
然后采用濕法蝕刻去除PSG掩模。濕法蝕刻使用稀釋的HF腐蝕劑。稀釋的腐蝕劑例如是約50∶lHF。該稀釋的HF腐蝕劑可以實(shí)現(xiàn)對(duì)氧化物足夠高的蝕刻選擇性。PSG對(duì)氧化物的濕法蝕刻選擇性約為50∶1～500∶1,50；1更好。當(dāng)然，實(shí)際的蝕刻選擇性取決于P濃度。
濕法蝕刻選擇性足以去除PSG層而不影響基底氧化物212。這有利于使硬掩模層在工藝的較早階段得以去除，于是避免了與在工藝后尾階段去除硬掩模相關(guān)的過(guò)分侵蝕問(wèn)題。
據(jù)此，如圖1所示，繼續(xù)工藝形成使用傳統(tǒng)技術(shù)制備的DRAM單元，這些傳統(tǒng)技術(shù)例如可見(jiàn)Nesbit et al.,A 0.6μm2256Mb Trench DRAM CellWith Self-Aligned Buried Strap(BEST),IEDM 93-627，這里已經(jīng)針對(duì)所有目的引用為參考文獻(xiàn)。其包括形成埋置極板、結(jié)點(diǎn)介質(zhì)、軸環(huán)、用例如摻雜的多晶硅填充槽、形成埋置帶、限定用于形成STI的隔離區(qū)、淀積包括疊柵的各種層并對(duì)這些層構(gòu)圖形成代表字線的柵極導(dǎo)體、淀積層間介電層、產(chǎn)生接觸孔、和形成位線。
雖然已經(jīng)參考各種實(shí)施例具體展示和說(shuō)明了本發(fā)明，但是本領(lǐng)域的技術(shù)人員知道，在不脫離本發(fā)明的范圍的條件下，可以對(duì)本發(fā)明做出各種改進(jìn)和變化。因此，本發(fā)明的范圍不應(yīng)由上述說(shuō)明來(lái)確定，而是應(yīng)由權(quán)利要求書(shū)及其等同物的整個(gè)范圍來(lái)確定。
權(quán)利要求
1.一種用于蝕刻襯底的基底疊層，包括PSG硬掩模層，所述PSG硬掩模層在用于形成深槽的反應(yīng)離子蝕刻中用做蝕刻掩模。
2.如權(quán)利要求1所述的基底疊層，其中所述PSG層的厚度約為3000埃到約20000埃。
3.如權(quán)利要求1所述的基底疊層，其中所述PSG層的厚度約為5000埃到約9000埃。
4.如權(quán)利要求1所述的基底疊層，其中所述PSG層是在具有基底氧化層的襯底上形成的。
5.如權(quán)利要求4所述的基底疊層，其中所述PSG層含有使PSG相對(duì)于基底氧化層可選擇地被蝕刻的磷濃度。
6.如權(quán)利要求4所述的基底疊層，其中所述PSG層相對(duì)于所述基底氧化層可選擇地被蝕刻的比值在約50∶1-500∶1之間。
7.如權(quán)利要求1所述的基底疊層，其中所述PSG層含有的磷濃度低于形成磷酸結(jié)晶的濃度。
8.如權(quán)利要求1所述的基底疊層，其中所述PSG層所含的磷濃度在約1％到約11％重量之間。
9.一種用于蝕刻襯底的基底疊層，包括形成在襯底上的基底氧化層；形成在基底氧化層上的基底阻止層；形成在基底阻止層上的PSG硬掩模層，所述PSG硬掩模層提供用于形成深槽所用的反應(yīng)離子蝕刻的蝕刻掩模。
10.如權(quán)利要求9所述的基底疊層，其中所述PSG層的厚度約為3000埃到約20000埃。
11.如權(quán)利要求9所述的基底疊層，其中所述PSG層的厚度約為5000埃到約9000埃。
12.如權(quán)利要求9所述的基底疊層，其中所述PSG層含有使其相對(duì)于基底氧化層可選擇地被蝕刻的磷濃度，且該濃度低于形成磷酸結(jié)晶的濃度。
13.如權(quán)利要求12所述的基底疊層，其中所述PSG層相對(duì)于基底氧化層可選擇地蝕刻比值在約50∶1到約500∶1之間。
14.如權(quán)利要求9所述的基底疊層，其中所述PSG層含有的磷濃度在約1％到約11％重量之間。
15.一種在襯底中形成深槽的方法，包含如下步驟提供具有PSG硬掩模層的基底疊層；對(duì)所述硬掩模層構(gòu)圖以確定深槽的位置；以及在硬掩模層提供的用于反應(yīng)離子蝕刻的蝕刻掩模所確定的位置上對(duì)襯底進(jìn)行反應(yīng)離子蝕刻。
16.如權(quán)利要求15所述方法，其中構(gòu)圖步驟包括如下步驟在硬掩模層上形成光刻膠；使光刻膠顯影以便在確定為深槽的位置處形成未保護(hù)的區(qū)域。
17.如權(quán)利要求16所述方法，還包含在形成光刻膠之前，在基底疊層上設(shè)置抗反射涂覆膜以改進(jìn)分辨率的步驟。
18.如權(quán)利要求17所述方法，還包含在形成光刻膠之前，在所述基底疊層上設(shè)置埋置層和設(shè)置抗反射涂覆膜的步驟。
19.如權(quán)利要求18所述方法，還包含如下步驟對(duì)所述基底疊層進(jìn)行反應(yīng)離子蝕刻以暴露所述襯底；使所述硬掩模暴露；以及用所述硬掩模層作為掩模對(duì)襯底進(jìn)行反應(yīng)離子蝕刻以形成深槽。
20.如權(quán)利要求15所述方法，其中所述基底疊層還包含基底氧化層以及包括相對(duì)于所述基底氧化層可選擇地蝕刻除去所述硬掩模層的步驟。
全文摘要
一種硬蝕刻掩模,包括用于襯底的反應(yīng)離子蝕刻的摻雜磷的硅化物玻璃,在其中形成深槽。
文檔編號(hào)H01L21/302GK1218274SQ98120768
公開(kāi)日1999年6月2日 申請(qǐng)日期1998年9月28日 優(yōu)先權(quán)日1997年9月30日
發(fā)明者吉爾·Y·李 申請(qǐng)人:西門子公司