專利名稱：用于封裝集成電路的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的封裝，尤其涉及把半導(dǎo)體襯底上的集成電路(IC)互連的系統(tǒng)和方法。
背景技術(shù)：
通常由兩個(gè)或多個(gè)IC來制造電子系統(tǒng)以提供完整的系統(tǒng)功能。直到最近以前，對(duì)于絕大多數(shù)應(yīng)用來說，對(duì)性能和I/O引腳數(shù)目的限制并不明顯。然而，由于把更多的器件集成在單個(gè)IC上以及時(shí)鐘速度的增加，使得對(duì)性能和I/O引腳數(shù)目的限制成為半導(dǎo)體制造商的首要關(guān)心的問題。這是因?yàn)榛诙鄠€(gè)IC的電子系統(tǒng)的整個(gè)性能是各個(gè)IC的性能的函數(shù)，也是IC之間信號(hào)的性能的函數(shù)。IC之間的信號(hào)的性能繼而是信號(hào)數(shù)目和連接IC的I/O引腳所使用的裝置的電學(xué)特性的函數(shù)。因此，更有效的互連裝置變得對(duì)電子系統(tǒng)的成本、尺寸、性能、重量和效率有重要的影響。
目前，用于互連IC的大多數(shù)常規(guī)方法是，首先封裝各個(gè)IC，然后把已封裝的IC裝到諸如印刷電路板等襯底上。封裝的尺寸通常是比IC大幾倍，且這些封裝通常是由金屬引線框(lead frame)制成的且保存在塑料模制殼體內(nèi)。然后，把已封裝的IC定位并焊接到印刷電路板，以形成完整的電子系統(tǒng)。本方法的優(yōu)點(diǎn)包括成本低以及在隨后的處理期間保護(hù)IC。此外，封裝被用作測(cè)試IC的標(biāo)準(zhǔn)化載體，從而可以便宜和快速的方式改變印刷電路板的設(shè)計(jì)?？蛇M(jìn)一步使得把IC裝配到印刷電路板自動(dòng)化。最后，本系統(tǒng)允許修改印刷電路。
然而，由于先進(jìn)的IC需要比常規(guī)互連技術(shù)所可能的更高的性能和更大的I/O引腳數(shù)目，所以需要一種更有效的方法。常規(guī)方法的電學(xué)性能和散熱能力都有限。封裝的電學(xué)寄生特性、導(dǎo)體的長(zhǎng)度、由印刷電路板的結(jié)構(gòu)所引入的電學(xué)寄生以及印刷電路板中所使用的介電材料都限制了該方法的電學(xué)性能。這些限制繼而把該系統(tǒng)上信號(hào)的數(shù)目限制在最多幾百個(gè)信號(hào)，而不管IC或系統(tǒng)的復(fù)雜性。由于目前IC互連的性能比IC的性能低，所以它限制了整個(gè)系統(tǒng)的性能。
集成電路在100MHz進(jìn)行操作。然而，目前的IC互連方法把系統(tǒng)的操作限制到低于100MHz。因此，需要一種有效的集成電路互連裝置以保持與相應(yīng)的集成電路性能的發(fā)展同步。

發(fā)明內(nèi)容
本發(fā)明提供了有效地互連多個(gè)IC從而提高整個(gè)系統(tǒng)的電學(xué)性能的系統(tǒng)和方法。
在本發(fā)明的系統(tǒng)的一個(gè)實(shí)施例中，多個(gè)載體相應(yīng)于多個(gè)IC，且每個(gè)板具有用于接收多個(gè)IC的板區(qū)域。每個(gè)載體具有第一和第二組觸點(diǎn)以及其間的一組互連。在把相應(yīng)IC安裝到載體的表面時(shí)，第一組觸點(diǎn)連到相應(yīng)IC上的觸點(diǎn)。每個(gè)板區(qū)域具有連到各個(gè)載體的第二組觸點(diǎn)的一組板觸點(diǎn)，且該板具有連接該組板觸點(diǎn)中選定的觸點(diǎn)的一組板互連。在把各個(gè)載體安裝到板時(shí)，多個(gè)板區(qū)域還形成其尺寸用以清除各個(gè)載體的IC的開口。
在本發(fā)明的方法的一個(gè)實(shí)施例中，把多個(gè)IC安裝到相應(yīng)的載體上。每個(gè)相應(yīng)的載體有具有足夠觸點(diǎn)的表面，使用掩埋的互連把載體上的一組觸點(diǎn)連到IC上的一組觸點(diǎn)。提供具有開口的板，把這些IC裝配到板的開口中，載體與板嵌合。
在下文和附圖中將更詳細(xì)地描述本發(fā)明的這些和其它實(shí)施例及其許多優(yōu)點(diǎn)和特點(diǎn)。在圖中，相同的標(biāo)號(hào)表示功能相同或相似的元件。
附圖概述

圖1示出依據(jù)本發(fā)明系統(tǒng)的用于有效互連IC的不同元件的分解圖；圖2A-2C分別示出板上的IC/載體子配件的俯視圖、IC/載體子配件的側(cè)視圖以及IC/載體子配件的側(cè)視圖；圖3示出載體上的一組示例的電氣連接；圖4A-4B分別示出安裝到載體上的單個(gè)IC以及安裝到載體上的多個(gè)IC；圖5示出依據(jù)本發(fā)明方法的用于有效互連IC的步驟；圖6示出依據(jù)本發(fā)明另一個(gè)方法的IC互連方法的步驟；圖7是依據(jù)本發(fā)明的載體晶片的簡(jiǎn)化平面圖；圖8是圖7所示載體晶片的一部分的詳細(xì)平面圖；圖9是依據(jù)第一變通實(shí)施例的圖2A-2C所示載體的平面示意圖；圖10是依據(jù)第二變通實(shí)施例的圖2A-2C所示載體的平面示意圖；圖11是依據(jù)第三變通實(shí)施例的圖2A-2C所示載體的平面示意圖；圖12是依據(jù)第四變通實(shí)施例的圖2A-2C所示載體的平面示意圖；圖13是依據(jù)本發(fā)明的安裝到襯底的圖2A-2C所示IC-載體-板子配件的平面圖；以及圖14是依據(jù)本發(fā)明變通實(shí)施例的安裝到襯底的圖13所示IC-載體-板子配件的平面圖。
本發(fā)明的較佳實(shí)施方式本發(fā)明提供了用于有效地互連IC以形成整個(gè)系統(tǒng)性能提高的復(fù)雜電子元件的系統(tǒng)和方法。
圖1示出安裝載體12的IC10以及具有多個(gè)開口16的板14的分解圖。如圖所示，板14具有四個(gè)開口16，然而，開口16的數(shù)目依據(jù)待連到板14的載體數(shù)目而變化。同樣，雖然示出開口16具有相同的尺寸，但它們的尺寸可以是不同的，在另一個(gè)例子中，由將被電氣連接到板14的IC的尺寸來確定開口的尺寸。在如圖1所示的例子中，載體12只連到IC10。然而，如以下所討論的，可把載體12連到不止一個(gè)IC或者連到其它電子元件。如果載體12只連到一個(gè)IC，則系統(tǒng)的載體的數(shù)目將依據(jù)復(fù)雜IC中IC的數(shù)目。在一較佳實(shí)施例中，載體的尺寸相應(yīng)于復(fù)雜IC中IC的尺寸，板的尺寸相應(yīng)于復(fù)雜IC的尺寸。
由于載體12連接IC10和板14，載體12最好與板14和IC10熱兼容。使用諸如在IC和封裝之間進(jìn)行連接的金屬絲(wire)等適當(dāng)材料可實(shí)現(xiàn)IC10、載體12和板14之間的熱膨脹補(bǔ)償。此外，可使用焊接材料來限制應(yīng)力。然而，較佳的方法是由熱膨脹系數(shù)(CTE)類似于IC10的材料來制造載體12和板14。在一較佳實(shí)施例中，由與IC10相同的材料來制造載體12和板14。由于IC通常是由具有相對(duì)低的CTE的單晶硅制成，所以硅是較佳的載體和板材料。然而，還可使用具有相當(dāng)CTE的砷化鉀或其它材料。
圖1還示出板14上的互連，板14是利用半導(dǎo)體光刻工藝制造的；因而，板14上的板互連20的線路密度高于常規(guī)的板級(jí)互連，預(yù)先制造載體12上的連接22，以配合板14上的連接24的焊接區(qū)圖案。因此，板14既被用作機(jī)械底板，也至少實(shí)現(xiàn)通過相鄰載體和IC之間的互連20進(jìn)行路由選擇的單層，由于允許IC之間的信號(hào)通過相鄰芯片IC而使IC互連較佳地分布于載體中，所以在板14中最好沒有通路(via)。由于所有的系統(tǒng)路由選擇最好跨越獨(dú)立的載體來分布，所以把板的路由選擇的復(fù)雜性減少到單個(gè)節(jié)點(diǎn)組。與單個(gè)互連板相比，載體中的互連分布大大簡(jiǎn)化了互連任務(wù)，且明顯地提高了整個(gè)系統(tǒng)的性能。雖然板14最好只有一層互連，但在產(chǎn)量不太重要的應(yīng)用中，板14可具有多層互連。在這些應(yīng)用中，由于互連將包括穿越(pass through)以及跨接，所以板14中會(huì)有通路。
圖2A-2C分別示出板14上的IC/載體子配件25的俯視圖，IC/載體子配件25的側(cè)視圖以及板14上的IC/載體子配件25的側(cè)視圖。如圖2B所示，子配件25由安裝到載體12的IC 10構(gòu)成。給載體12預(yù)先制造焊球(solder bump)(如連接21和22所示)，這些焊球按照分別反映IC10和板14的焊接區(qū)(bond pad)圖案的對(duì)準(zhǔn)的陣列放置。IC10是通過連接21倒裝到載體12上的。如圖2C所示，把每個(gè)子配件25安裝到板14，從而IC 10將固定在開口16內(nèi)?？煽闯?，載體12在開口16周圍延伸并通過連接22連到板14。通常，IC 10與載體12之間的連接21的數(shù)目將不等于載體12與板14之間的連接22的數(shù)目。
使用開口16可使所有的信號(hào)連接都位于由IC 10的上側(cè)、載體12的上側(cè)以及板14的上側(cè)形成的平面中。此結(jié)構(gòu)非常有利，因?yàn)楣杈哂羞@樣的化學(xué)特性，從而通過比幾十微米更厚的硅材料來形成電鍍的通路是不實(shí)際的。通過把同一種材料用于載體12和板14，可在載體12和板14之間形成直接的焊接連接。由于IC 10和載體12最好以相同的材制成，所以還可把信號(hào)連接直接焊接在載體上并連到IC。如上所述，載體12上的焊球?qū)?zhǔn)，以反映與IC 10的焊接區(qū)圖案。因而，不必使IC具有焊球。
使用焊球把IC連到載體并把載體連到板的優(yōu)點(diǎn)是，可使用區(qū)域陣列(areaarray)使可獲得的外部信號(hào)連接的數(shù)目最大。此外，可消除與金屬絲連接(wirebonding)有關(guān)的寄生。焊球倒裝式焊接是一種自動(dòng)的工藝，且形成焊球的(bumping)成本不會(huì)隨引腳計(jì)數(shù)而增加。因而，使用焊球還允許集成更高的引腳計(jì)數(shù)同時(shí)保持低成本。
圖3示出載體12上的示例電氣互連結(jié)構(gòu)。為了簡(jiǎn)化，示出相對(duì)少量的連接。可看出，載體12具有沿其外圍的連接22以及位于其中央部分的連接21。連接21和22分別把IC 10連到載體12以及把載體12連到板14?？墒褂醚诼窕ミB把連接21路由選擇到連接22，這種路由選擇可具有至少一個(gè)跨接。這些跨接允許載體12上的IC來往傳遞信號(hào)。此外，載體12上的信號(hào)路徑可與IC路由選擇無關(guān)。這些獨(dú)立的信號(hào)路徑用作從鄰接IC到其它相鄰IC的信號(hào)的穿越(passthrough)。這樣，IC互連的分布跨越獨(dú)立的載體。
依據(jù)特定復(fù)雜IC的應(yīng)用來預(yù)先確定連接21和22。由于使用半導(dǎo)體光刻技術(shù)來制造連接21和22，所以獲得的路由選擇的密度類似于芯片上的互連的密度。IC之間的連接數(shù)目(公知為外部互連)所需的互連密度一般明顯地少于連接IC上的晶體管所使用的互連密度。因而，使用制造IC本身的相同或不太先進(jìn)的半導(dǎo)體工藝，可使外部互連密度一直保持足夠高。使用此相同的技術(shù)，還可把外部互連固定在與IC本身的面積相同或更小的區(qū)域內(nèi)。這樣使得產(chǎn)量明顯優(yōu)于目前的方法，這是因?yàn)橛∷㈦娐钒宓某叽绾兔娣e通常比IC本身大幾倍。
由多層半導(dǎo)體金屬化工藝來制造載體12。通過使用位于同一層內(nèi)的通路來實(shí)行信號(hào)路徑之間的跨接。由于所有的通路都位于同一層，所以可通過單掩模編程在制造階段容易地形成路徑21和22的定制變化。對(duì)于每個(gè)新的應(yīng)用，可依據(jù)所需的特定互連來確定通路的位置。一旦確定通路的位置，則只需改變包含通路的層。
圖4A示出安裝在載體12上的單個(gè)IC 10。如圖4B所示，也可把多個(gè)IC安裝在載體12上。雖然4A和4B只示出載體12上的IC，但也可把電阻器、電容器和其它電學(xué)元件與IC一起安裝在載體12上。因而，載體12在其內(nèi)部起著多芯片模塊的作用。由于可使板14上的更多元件互連起來，所以這是有利的。此外，由于把載體12用作中間板，所以這些互連可與芯片上的互連相比。
圖5是示出依據(jù)本發(fā)明的IC互連的較佳方法的流程圖。如圖所示，對(duì)于每個(gè)復(fù)雜的IC，分開地制造板晶片、載體晶片和IC晶片。參考步驟501，在制成板晶片后，步驟503在板中形成開口。在步驟505分離各板，并在步驟507對(duì)其進(jìn)行測(cè)試。在步驟521制造載體，并在步驟523進(jìn)行測(cè)試并挑出有缺陷的單元。在步驟525，丟棄有缺陷的單元，并把好的單元分割成獨(dú)立的載體。參考步驟541到545，在制成IC后還測(cè)試其缺陷。也從有缺陷的單元中挑出好的單元并把這些好的單元分割成獨(dú)立的IC。在步驟550，把好的IC小片(die)安裝到相應(yīng)的好載體上。在把IC安裝到載體后，在步驟555對(duì)IC實(shí)行最后的測(cè)試。在把IC與其它子系統(tǒng)IC相集成前的這個(gè)附加測(cè)試消除了產(chǎn)生“已知的好小片”的負(fù)擔(dān)。由于沒有有關(guān)小片的質(zhì)量的假設(shè)，所以也可消除合成生產(chǎn)損耗。在步驟570把IC/載體子配件安裝到板上。在步驟572測(cè)試是否有不良連接，在通過測(cè)試后，在步驟574完成此配件。
參考圖6和7，示出依據(jù)本發(fā)明的IC互連的另一個(gè)方法。具體來說，步驟601、603、605和607相應(yīng)于以上參考圖5所討論的步驟501、503、505和507。然而，圖6所示的方法的不同之處在于，在分割載體前把獨(dú)立的IC 110裝配到載體上(未示出)。具體來說，在步驟621制造載體晶片112a，從而其中具有多個(gè)隔開的載體區(qū)112。在步驟641，以一獨(dú)立的工藝來制造IC 110。其后，在步驟645分割I(lǐng)C 110，并在步驟647使用以上所討論的焊接技術(shù)把它們裝配到載體晶片112a。這樣，每個(gè)載體區(qū)112將具有與其相連的至少一個(gè)IC 110。
參考圖3、6和7，在分割載體12前添加IC 110允許在最終的裝配前對(duì)IC110進(jìn)行100％的功能性測(cè)試或老化(burn-in)。為此，載體晶片112包括電源平面120和接地平面122以及信號(hào)路徑124?？赏ㄟ^互連126把每個(gè)載體區(qū)112耦合到電源平面120和接地平面122。在此結(jié)構(gòu)中，可在完成裝配并運(yùn)送到最終用戶前，在步驟655，對(duì)與載體區(qū)112相連的IC 110進(jìn)行測(cè)試。具體來說，使信號(hào)路徑124、接地和電源平面120與122以及互連126與所需的連接21電氣連通，以便于偏置并把信號(hào)傳輸?shù)絀C 110。繼而，可通過對(duì)有缺陷的IC 110進(jìn)行及早的檢測(cè)以減少因缺陷所引起的成本。可在分割后但在最終裝配到板14前丟棄載體區(qū)112和IC 110，從而節(jié)約處置適當(dāng)功能板14的成本。此外，在功能性測(cè)試中可減少損壞IC 110的幾率，因?yàn)樵隈詈蠅|片(pad)124a和126a處發(fā)生耦合信號(hào)及偏置電壓與IC 110的耦合。在老化期間，IC 110與測(cè)試單元(未示出)沒有實(shí)際接觸。
參考圖7和8，通過位于相鄰載體區(qū)122之間的測(cè)試電路區(qū)130把信號(hào)路徑124和互連126路由選擇到每個(gè)載體區(qū)112。為進(jìn)行功能性測(cè)試，還有適當(dāng)?shù)貥?gòu)成位于載體區(qū)112中的IC所需的其它電路元件包含在測(cè)試電路區(qū)130中。例如，可在其中放置隔離電阻器132和134。這樣，可分別經(jīng)由隔離電阻器132和134把每個(gè)IC 110耦合到電源平面120和接地平面122。這防止了與某一載體區(qū)112有關(guān)的短路使整個(gè)載體晶片112a短路。如圖6所示，在分割步驟670期間，如圖8所示，平分測(cè)試電路區(qū)130和電源及接地平面120和122。這樣使得可切割載體晶片112a而不損壞各別載體區(qū)112。如圖6所示，在步驟672測(cè)試不良連接，在通過測(cè)試后，在步驟674完成裝配。
參考圖9，假定給載體112提供可與芯片上的互連相比的互連，則根據(jù)可附加到載體212上的IC 210的操作的需要，在載體212上設(shè)置各種電路。這樣在生產(chǎn)IC 210時(shí)提供了更大的靈活性，從而減少每單元價(jià)格。例如，考慮典型IC上的大量器件，最小特征尺寸在0.25微米的數(shù)量級(jí)。然而，通常不需要把與IC有關(guān)的器件定標(biāo)到具有0.25微米數(shù)量級(jí)的最小特征尺寸。一個(gè)這樣的器件是I/O緩沖器214。由此載體212，I/O緩沖器214可在其中形成并仍舊提供與IC相同的功能，而成本減少了?？扇绱藰?gòu)成I/O緩沖器，從而它們的尺寸比IC上的特征尺寸大得多。這樣，通過避免使不必定標(biāo)的電路具有小的尺寸節(jié)約了相應(yīng)于IC 210的成本。此外，在本例中，可以例如1微米數(shù)量級(jí)的大得多的特征尺寸來制造I/O緩沖器214這些電路。以類似的方式在載體312上設(shè)置其它器件，從而便于與其相連的IC 310的操作，這些器件諸如圖10所示的時(shí)鐘分布網(wǎng)絡(luò)314、圖11所示的具有溫度傳感器414的功率分布網(wǎng)絡(luò)以及圖12所示的嵌入的RLC電路54。
參考圖13，示出的IC 710具有安裝表面710a和與安裝表面710a相對(duì)放置的主表面710b。如上所述，利用焊球720把安裝表面710a耦合到載體712的安裝表面712a。板714包括安裝表面714a以及與其相對(duì)放置的主表面714b，如上所述，利用焊球722把載體712安裝到安裝表面714a，從而把IC 710放在孔716中。最好如此選擇焊球720和722的尺寸，從而主表面710b與主表面714b共面。這樣，可把散熱片725安裝到IC 710的主表面710b和板714的主表面714b。除了散熱以外，散熱片725還對(duì)板714和IC 710提供機(jī)械支撐。還可使用焊球728把此子配件安裝到諸如印刷電路板726等封裝襯底上，載體712位于板714和印刷電路板714之間。
此外，還可如此顛倒子配件的方位，從而如圖14所示把IC 810和板814放置在載體812和印刷電路板826之間。這樣，把板814的主表面814b和主表面812b裝到印刷電路板826。使用如金屬絲830所示的絲連接技術(shù)在印刷電路板826和板814的安裝表面814a之間實(shí)行電氣連通。
權(quán)利要求
1.一種用于集成電路的襯底，其特征在于包括絕緣部件，具有多個(gè)信號(hào)跡線和置于其上的多個(gè)焊點(diǎn)，所述多個(gè)焊點(diǎn)包圍所述絕緣部件的區(qū)域，所述多個(gè)焊點(diǎn)與所述多個(gè)信號(hào)跡線的子組相連，從而所述子組中的每個(gè)所述信號(hào)跡線從所述多個(gè)焊點(diǎn)中的一個(gè)遠(yuǎn)離所述區(qū)域延伸，從而限定非電氣導(dǎo)電區(qū)；以及路由選擇載體，具有多個(gè)導(dǎo)電跡線和多個(gè)導(dǎo)電焊接區(qū)，與所述焊點(diǎn)子組層疊的所述多個(gè)導(dǎo)電焊接區(qū)的子組包圍所述區(qū)域，從而在置于最終的底座位置時(shí)，所述焊接區(qū)子組中的每一個(gè)與所述焊點(diǎn)子組中的一個(gè)層疊，所述多個(gè)導(dǎo)電跡線的子群與所述非導(dǎo)電區(qū)域?qū)盈B且在所述子組的一對(duì)焊接區(qū)之間延伸，從而使一對(duì)所述焊點(diǎn)電氣連通。
2.如權(quán)利要求1所述的襯底，其特征在于所述集成電路耦合到所述路由選擇載體的其余的焊接區(qū)，并如此放置在其上，從而與所述非導(dǎo)電區(qū)層疊。
3.如權(quán)利要求1所述的襯底，其特征在于所述非導(dǎo)電區(qū)包括一孔。
4.如權(quán)利要求1所述的襯底，其特征在于所述集成電路被耦合到所述路由選擇載體的其余的焊接區(qū)，所述非導(dǎo)電區(qū)包括面積超過所述集成電路的截面積的孔，所述集成電路被如此放置在所述路由選擇載體上，從而當(dāng)所述路由選擇載體和所述絕緣部件到達(dá)最終的底座位置時(shí)所述集成電路固定在所述孔內(nèi)。
5.如權(quán)利要求1所述的襯底，其特征在于所述集成電路和所述路由選擇載體具有匹配的熱膨脹系數(shù)。
6.如權(quán)利要求1所述的襯底，其特征在于所述集成電路被耦合到所述路由選擇載體的其余的焊接區(qū)并被如此放置在其上從而與所述非導(dǎo)電區(qū)層疊，所述非導(dǎo)電區(qū)的尺寸大于所述集成電路的截面積。
7.如權(quán)利要求1所述的襯底，其特征在于由硅來形成所述絕緣部件和所述路由選擇載體。
8.如權(quán)利要求1所述的襯底，其特征在于所述路由選擇載體包括在其中形成的并與所述集成電路電氣連通的電子電路。
9.如權(quán)利要求1所述的襯底，其特征在于電氣連通的一對(duì)所述焊點(diǎn)依據(jù)所述路由選擇載體相對(duì)于所述絕緣部件的方位。
10.一種用于集成電路的襯底，其特征在于包括絕緣部件，具有多個(gè)信號(hào)跡線、一孔和位于所述孔的圓周周圍的多個(gè)焊點(diǎn)，所述多個(gè)信號(hào)跡線的子組與所述多個(gè)焊點(diǎn)相連，從而所述子組的每個(gè)所述信號(hào)跡線從所述多個(gè)焊點(diǎn)中的一個(gè)遠(yuǎn)離所述孔延伸；以及路由選擇載體，具有多個(gè)導(dǎo)電跡線和多個(gè)導(dǎo)電焊接區(qū)，所述多個(gè)導(dǎo)電焊接區(qū)的子組與所述焊點(diǎn)子組層疊，從而在被置于子組的底座位置時(shí)所述焊接區(qū)子組中的每一個(gè)與所述焊點(diǎn)子組中的一個(gè)層疊，所述多個(gè)導(dǎo)電跡線的子群與所述孔層疊并在所述子組的一對(duì)焊接區(qū)之間延伸，從而使一對(duì)所述焊點(diǎn)電氣連通，電氣連通的一對(duì)所述焊點(diǎn)依據(jù)所述路由選擇載體相對(duì)于所述絕緣部件的方位。
11.如權(quán)利要求10所述的襯底，其特征在于所述路由選擇載體包括在其中形成的并與所述集成電路電氣連通的電子電路。
12.如權(quán)利要求11所述的襯底，其特征在于所述集成電路被耦合到所述路由選擇載體的其余的焊接區(qū)，所述集成電路被如此放置在所述路由選擇載體上，從而當(dāng)所述路由選擇載體和所述絕緣部件到達(dá)最終的底座位置時(shí)所述集成電路固定在所述孔內(nèi)。
13.如權(quán)利要求12所述的襯底，其特征在于所述集成電路和所述路由選擇載體具有匹配的熱膨脹系數(shù)。
14.如權(quán)利要求13所述的襯底，其特征在于由硅來形成所述絕緣部件和所述路由選擇載體。
15.如權(quán)利要求14所述的襯底，其特征在于所述絕緣部件具有多個(gè)孔，有所述多個(gè)焊點(diǎn)置于每個(gè)孔的圓周周圍，所述多個(gè)信號(hào)跡線的子組在一對(duì)焊接區(qū)之間延伸，其中的一個(gè)焊接區(qū)與所述多個(gè)孔中的一個(gè)相連，另一個(gè)焊接區(qū)與其余的孔中的一個(gè)相連。
16.一種用于集成電路的襯底，其特征在于包括絕緣部件，具有多個(gè)信號(hào)跡線、多個(gè)孔和多個(gè)焊點(diǎn)，有多個(gè)焊點(diǎn)置于所述多個(gè)孔中每一個(gè)的圓周周圍，所述多個(gè)信號(hào)跡線的子組在一對(duì)焊接區(qū)之間延伸，其中的一個(gè)焊接區(qū)與所述多個(gè)孔中的一個(gè)相連，另一個(gè)焊接區(qū)與其余的孔中的一個(gè)相連；以及多個(gè)路由選擇載體，每個(gè)載體具有多個(gè)導(dǎo)電跡線和多個(gè)導(dǎo)電焊接區(qū)，所述多個(gè)導(dǎo)電焊接區(qū)的子組與所述多個(gè)焊點(diǎn)層疊，從而在被置于最終的底座位置時(shí)所述焊接區(qū)子組中的每一個(gè)與所述多個(gè)焊點(diǎn)中的一個(gè)層疊，所述集成電路被耦合到其余的焊接區(qū)并如此放置在所述路由選擇載體上，從而固定在所述最終底座位置的所述多個(gè)孔中的一個(gè)孔內(nèi)，所述多個(gè)導(dǎo)電跡線的子群與所述孔層疊并在所述子組的一對(duì)焊接區(qū)之間延伸，從而使一對(duì)所述焊點(diǎn)電氣連通，電氣連通的所述焊點(diǎn)對(duì)依據(jù)所述路由選擇載體相對(duì)于所述絕緣部件的方位。
17.如權(quán)利要求16所述的襯底，其特征在于所述多個(gè)焊接區(qū)中的每一個(gè)包括附加到其上的焊球。
18.如權(quán)利要求17所述的襯底，其特征在于所述集成電路被電氣耦合到所述路由選擇載體的其余的焊接區(qū)，所述集成電路被如此放置在所述路由選擇載體上，從而當(dāng)所述路由選擇載體與所述絕緣部件到達(dá)最終的底座位置時(shí)所述集成電路固定在所述孔中。
19.如權(quán)利要求18所述的襯底，其特征在于所述集成電路和所述路由選擇載體具有匹配的熱膨脹系數(shù)。
20.如權(quán)利要求19所述的襯底，其特征在于由硅來形成所述絕緣部件和所述路由選擇載體。
全文摘要
一種有效地互連多個(gè)IC的系統(tǒng)和方法,從而提高整個(gè)系統(tǒng)的電學(xué)性能。在本發(fā)明的系統(tǒng)的一個(gè)實(shí)施例中,多個(gè)載體(12)相應(yīng)于多個(gè)IC(10),板(14)具有用于接收多個(gè)IC(10)的多個(gè)板區(qū)域。在本發(fā)明的方法的一個(gè)實(shí)施例中,為復(fù)雜IC中的每個(gè)IC(10)提供一載體(12)。提供具有開口(16)的板(14),把安裝有載體(12)的IC(10)固定在板開口(16)中。
文檔編號(hào)H01L23/498GK1241353SQ97180896
公開日2000年1月12日 申請(qǐng)日期1997年10月17日 優(yōu)先權(quán)日1996年10月21日
發(fā)明者S·K·布朗, G·E·埃弗里, A·K·威金 申請(qǐng)人:高山微體系有限公司