專利名稱：半導(dǎo)體元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件的制造方法，特別是涉及在集成電路元件上形成一大電容結(jié)構(gòu)的方法。
通常，若要增加集成電路元件的密度，必須設(shè)法減小每一結(jié)構(gòu)如金屬線、晶體管的柵極的大小并縮小組成集成電路元件各結(jié)構(gòu)問的距離?？s小元件結(jié)構(gòu)的大小，通常是為了滿足用于集成電路元件制造的“設(shè)計規(guī)則”。就動態(tài)隨機(jī)存取存儲器(Dynamic Random Access Memory；DRAM)而言，數(shù)據(jù)一般是藉由對在半導(dǎo)體基底上的電容器陣列的每個電容器做選擇性的充電或放電，來達(dá)到儲存的目的。大致上，一個二進(jìn)制的數(shù)據(jù)，可以一放電的電容器代表一邏輯信號“0”，而以一充電的電容器代表一邏輯訊號“1”。對于一固定操作電壓的存儲器電容器而言，其電極間距及其電介質(zhì)的介電常數(shù)固定時，電容器平板的表面積便決定所能儲存的電荷大小。為了縮小DRAM電容器所占據(jù)的面積，需縮小電容器平板，同時也就減少電容器的儲存電荷。
在存儲體的電容器上的儲存電荷，一般必須達(dá)到存儲體可正確被讀寫的操作范圍要求。以最近的超大規(guī)模集成電路(Ultra Large Scale Integration；ULSI)DRAM設(shè)計為例，當(dāng)進(jìn)一步減少DRAM存儲體電容器上的儲存電荷時，可能使儲存在電容器上的數(shù)據(jù)無法正確地被讀出。此外，由于電荷會不可避免地在電容器中漏電損耗掉，所以對于DRAM上的電容器的電荷，必須做周期性地充電，以確保電荷能保持在最小可測量值之上。電容越小，所需的重新充電的操作也就越頻繁，而這是我們所不愿看到的情況，因為在做此操作時，部分DRAM不能讀寫數(shù)據(jù)。
曾經(jīng)提出在DRAM的設(shè)計上使用具有高出基底表面的垂直延伸面的電容器如堆疊電容器，以及低于基底表面的垂直延伸面的電容器如渠溝電容器，以解決在縮小結(jié)構(gòu)尺寸方面所產(chǎn)生的問題。利用這種三維結(jié)構(gòu)的DRAM設(shè)計可提供存儲體電容器更大的電容，卻不會消耗基底的表面積。雖然堆疊電容器及渠溝電容器的設(shè)計涉及更復(fù)雜的結(jié)構(gòu)，較難制造，但最近利用這些設(shè)計，已達(dá)到某些程度的成功。另一方面，我們也希望發(fā)展出更省錢及容易制造且能改善電容的結(jié)構(gòu)。除此之外，我們也希望能縮小儲存電容器的垂直延伸面，以期能制造更多的平面化元件結(jié)構(gòu)。而在減少DRAM儲存電容器在半導(dǎo)體基底上所需的面積時，依然必須保持DRAM儲存電容器的電容增加。
曾有一種在固定的基底面上增加電容的大小的建議，其利用不平的硅材作為存儲體電容器的底板。

圖1是以不平的硅材作為電容器的底板所制造的DRAM，可以說明這種技術(shù)的優(yōu)點。在所圖示的DRAM中包括一硅基底10、場氧化層12，場效應(yīng)晶體管(FET)的源極/漏極14，16和柵極電極18，以及在場氧化層12上的金屬線20。金屬線連接DRAM的各部分，而FET則作為電容器讀寫的操作開關(guān)。在這樣的DRAM中，存儲電容器可由垂直延伸的內(nèi)連線22連接到FET的源極/漏極區(qū)16。并在多晶硅平板24表面上形成一層不平的硅材26，作為儲存電容器的下電極，在硅材26及多晶硅平板24露出的表面上形成一層薄介電層28，再在薄介電層28表面形成一層摻有雜質(zhì)的多晶硅30，作為電容器的上電極。利用不平的硅材作為電容器的下電極，可增加電容器的表面積，卻不會使電容器朝旁邊延伸。這樣，在固定的表面積內(nèi)可提高電容器的電容。
就像圖1所示的DRAM，各種不同的技術(shù)可用來制造半導(dǎo)體元件中不平的硅材。在Watanabe的“Device Application and Structure Observation forHemispherical-Grained Si”[ref.H.Watanabe et.al.J.Appl.phys.71(1)，3535(1992)]一文中，描述以低壓化學(xué)氣相沉積方法，由硅烷(SiH4)沉積出所要的半球晶粒狀的多晶硅(Hemispherical-Grained Si；HSG-Si，以下指不平的硅材)。在基底溫度為590℃時沉積多晶硅HSG-Si，HSG-Si薄膜有最大的不平面時，DRAM存儲體電容器也有最大的電容值。而當(dāng)基底溫度比590℃高或低10℃左右時，將形成較平的表面，也就不能比現(xiàn)有的多晶硅有更大的電容。以低壓化學(xué)氣相沉積法，在沉積溫度590℃時，所沉積的HSG-Si作為下電極的電容器，比在580℃或600℃時，所沉積出較平的下電極的電容器，每一單位面積的電容約大二倍。
在Fazan“Electrical Characterization of Textured Interpoly Capacitors forAdvanced Stacked DRAM”[ref.P.C.Fazan et al.，IEDM，663(1990)]一文中，描述了另一種如何在摻雜多晶硅層上形成不平表面的方法。在反應(yīng)溫度907℃時，以濕式氧化法在摻雜的多晶硅層上生長一層氧化層薄膜，再將此氧化層蝕刻，由于在摻雜的多晶硅層上，沿著晶粒邊界的氧化速率最快，以蝕刻除去多晶硅晶粒邊界的氧化物，便在多晶硅上造成不平的表面。該方法形成的表面的粗糙程度與多晶硅晶粒大小有關(guān)，在較小晶粒的薄膜上可得到較好的表面紋理。
1990年，Sakao在IEDM中所發(fā)表的“A Capacitor-Over-Bit-Line(COB)Cell with a Hemispherical-Grain Storage Node for 64 Mb DRAMs”一文中，描述了如何利用HSG-Si制造DRAM的電容器，以提供更高的電容。Sakao的制造方法如下所述。在FET晶體管的源極/漏極和柵極形成后，在柵極和字線之上生長一層氧化層。在氧化層上開出一個延伸到FET的漏極的介質(zhì)層窗，并制作由漏極到氧化層表面的內(nèi)連線。在反應(yīng)溫度600℃的環(huán)境下，以低壓化學(xué)氣相沉積法沉積一層與內(nèi)連線相接觸的多晶硅。再以光刻及反應(yīng)離子蝕刻(reactive ion etch)技術(shù)蝕刻該層多晶硅層，以形成經(jīng)內(nèi)連線和FET漏極相連的中心儲存結(jié)點(core storage node)。
在1Torr壓力及基底溫度550℃的環(huán)境下，利用低壓化學(xué)氣相沉積法的方法，將以氦稀釋的硅烷加熱分解，在中心儲存結(jié)點的表面沉積出半球狀的硅晶粒。這些半球狀的硅晶粒約有800埃大小而覆蓋膜厚至少有800埃的厚度。再以HBr為反應(yīng)氣體，進(jìn)行反應(yīng)性離子蝕刻，對HSG-Si進(jìn)行回蝕，以將在中心儲存結(jié)點附近氧化層表面上的HSG-Si除去?；匚g同時也會除去中心儲存結(jié)點上的HSG-Si，但原先HSG-Si的形狀卻會在中心儲存結(jié)點內(nèi)的多晶硅復(fù)制下來。這樣，Sakao的DRAM電容器的下電極是由一帶有表面結(jié)構(gòu)(紋路、粗糙)的多晶硅層構(gòu)成的，這些表面結(jié)構(gòu)的大小大致上和HSG-Si硅晶粒相近。
在DRAM電容器中，利用HSG-Si作為下電極，已經(jīng)能成功地將電容增大約兩倍，但沒有更進(jìn)一步的進(jìn)展。如果要使電容正好增大兩倍，要維持HSG-Si的精確沉積環(huán)境是相當(dāng)復(fù)雜的。
因此本發(fā)明的目的在于提供一種在電極制造中利用半球狀硅晶粒層，以增加電容的制造方法。
根據(jù)本發(fā)明的一個方面，提供一種制造半導(dǎo)體元件的方法，該方法包括提供一硅層，其覆蓋一硅基底或在此硅基底上方，并在該硅層上提供一第一半球狀硅晶粒層。然后將一第二半球狀硅晶粒層沉積在第一半球狀硅晶粒層上，形成與第一半球狀硅晶粒層晶粒獨立的半球狀硅晶粒。
根據(jù)本發(fā)明的另一方面，提供一種形成半導(dǎo)體元件的方法，該方法包括提供一包括多晶硅的沉積基底，并在第一沉積工藝中，在該沉積基底上沉積第一半球狀硅晶粒層，然后在第二次沉積工藝中，將第二半球狀硅晶粒層沉積在該沉積基底上，生成與第一半球狀硅晶粒層晶粒獨立的半球狀硅晶粒。在該沉積基底上形成圖案，在第二半球狀硅晶粒層上形成一電介質(zhì)層，再在該電介質(zhì)層上沉積一導(dǎo)電層。
根據(jù)本發(fā)明的再一方面，提供一種半導(dǎo)體元件的制造方法，其包括提供一包括硅的沉積基底，并在此沉積基底上，提供第一半球狀硅晶粒層，將第二半球狀硅晶粒層沉積在該沉積基底上，生成與第一半球狀硅晶粒層晶粒獨立的半球狀硅晶粒。在該沉積基底上形成圖案，在第二半球狀硅晶粒層上形成一電介質(zhì)層，再在該電介質(zhì)層上沉積一導(dǎo)電層。
為使本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下面特舉一優(yōu)選實施例，并配合附圖詳細(xì)說明。附圖中圖1為現(xiàn)有的DRAM的部分剖面圖，其存儲體電容器是以半球狀硅晶粒層作為下電極；圖2和3表示根據(jù)本發(fā)明的優(yōu)選實施例形成電容電極的工藝過程；圖4和5分別表示圖3的其他的實施方式。
本發(fā)明的優(yōu)選實施例，是在一多晶硅層表面上提供一第一半球狀硅晶粒層，當(dāng)?shù)谝话肭驙罟杈Я拥某砷L被干擾后，開始第二半球狀硅晶粒層的生長。在本發(fā)明的特點中，可將沉積基底冷卻或者停止沉積過程一段時間，以干擾第一半球狀硅晶粒層的生長，然后再重新進(jìn)行沉積，在電極表面上提供第二半球狀硅晶粒層。只要能使重新生長的初始狀況與第一次的工藝過程獨立，則不論是利用冷卻的方法，還是延遲沉積工藝過程，都可以用以干擾第一半球狀硅晶粒層的生長。換言之，第二半球狀硅晶粒層的生長是獨立的。這意味著，第二半球狀硅晶粒層的微晶是由新的核基重新開始生成的，而不是持繼生長在已有的微晶上。因此，至少有部分第二半球狀硅晶粒層的晶粒會在第一半球狀硅晶粒層的晶粒表面上生成。
在這一特點的變化中，也可以藉由在第一半球狀硅晶粒層的晶粒表面上，生成一很薄的非晶硅層，來干擾第一半球狀硅晶粒層成長，而第二半球狀硅晶粒層的晶粒生長在該非晶硅層上。
本發(fā)明的另一特點，是在摻雜的多晶硅層上生長第一半球狀硅晶粒層，作為電容器的電極。停止沉積工藝過程以干擾第一半球狀硅晶粒層的生長，最好是將電極由沉積系統(tǒng)中取出，進(jìn)行回蝕的工藝過程。在回蝕的工藝過程后，將電極重新送入沉積系統(tǒng)中，在蝕刻的表面上生成第二半球狀硅晶粒層?；匚g第一半球狀硅晶粒層，可能將第一半球狀硅晶粒層的表面形狀，概略地復(fù)制在摻雜的多晶硅層上。而未摻雜的第一半球狀硅晶粒層可以做為掩模，對底下的摻雜多晶硅層進(jìn)行選擇性蝕刻。一個合適的蝕刻系統(tǒng)必須能提供氯離子作為反應(yīng)氣體，以便利用氯離子等離子蝕刻的選擇性，對于摻雜多晶硅的蝕刻速率將比未摻雜多晶硅的蝕刻速率快。當(dāng)對覆蓋在摻雜多晶硅層上的未摻雜第一半球狀硅晶粒層進(jìn)行蝕刻時，半球狀硅晶粒的蝕刻較慢，而底下的摻雜多晶硅的蝕刻較快。如果持續(xù)蝕刻工藝過程直到所有半球狀硅晶粒被除去，則在摻雜的多晶硅層表面上，會形成不規(guī)則的角錐陣列，角錐的高度會大于原先沉積的半球狀硅晶粒層的晶粒大小。因為在生長第二半球硅晶粒層之前，已將第一半球狀硅晶粒層除去，所以在摻雜多晶硅層的不平表面上生長的第二半球狀硅晶粒層，與第一半球狀硅晶粒層的生長是各自獨立的。在本發(fā)明的其他實施例中，在被蝕刻的表面所生長的第二半球狀硅晶粒層，同樣可進(jìn)一步增加電容器電極的表面積。
圖2至4表示本發(fā)明的優(yōu)選實施例的特點。這些圖中某些比例被夸大以提供本發(fā)明更好的圖示。圖2至圖4表示電容器的下電極的一部分，其均可取代圖1中的下電極，圖1中的下電極由下方的多晶硅極平板24和上方的半球狀硅晶粒層26組成。參照圖2，在一沉積氧化硅層的硅基底上，以低壓化學(xué)氣相沉積法將硅烷(SiH4)加熱分解，在此氧化硅層(未畫出)上沉積一普通的多晶硅層40，沉積溫度約為620℃。該多晶硅層40最好在沉積的時候同時進(jìn)行摻雜，也可以以離子植入法和回火工藝過程或者熱擴(kuò)散等工藝過程進(jìn)行摻雜。例如，以磷離子植入的方法，使多晶硅層40成為重?fù)诫s的N型多晶硅層，隨即在1000-1100℃的溫度下進(jìn)行10-30秒的回火。經(jīng)由光刻和蝕刻技術(shù)，對多晶硅極板40構(gòu)圖，以形成下電極的核心部分。第一半球狀硅晶粒層將沉積在多晶硅極板40上。
在清潔步驟之后，在多晶硅層40表面上生成一半球狀硅晶粒層42，這可以直接在多晶硅層生長完后在同一系統(tǒng)中生長半球型硅晶粒或在不同的系統(tǒng)實現(xiàn)半球型硅晶粒的生長。該半球狀硅晶粒層可用任何已知的方法制成，包括利用低壓化學(xué)氣相沉積法，在555℃至595℃左右的溫度，以硅烷為反應(yīng)氣體，將半球狀硅晶粒沉積在基底上，形成圖2中的結(jié)構(gòu)，其中包括了半球狀硅晶粒的不規(guī)則表面。由于半球狀硅晶粒晶粒生長的性質(zhì)是隨意的，在半球狀硅晶粒層間的特定稀疏區(qū)域，如圖2中44所指的部分，很可能會將下方的摻雜多晶硅層40露出。在多晶硅層40表面上生長半球狀硅晶粒層42所增加的電容，將比多晶硅層表面為平坦的電容器增大約1.8倍。很難再藉由半球狀硅晶粒層的生長，進(jìn)一步增大電容，這可能是由于第一半球狀硅晶粒層的微晶成長足夠大時，相鄰近的微晶表面會互相吸附，造成表面積的減少。
因此，在本發(fā)明的優(yōu)選實施例中，為了進(jìn)一步增大電容，藉由干擾第一半球狀硅晶粒層的生長，再以和第一半球狀晶粒層生長的相似方法，重新生長第二半球狀硅晶粒層。而第二半球狀硅晶粒層的生長完全獨立于第一半球狀硅晶粒層的生長。因此，第二半球狀硅晶粒層的生長并不會對第一半球狀硅晶粒層微晶的生長有所貢獻(xiàn)，而會在電極表面上生長新的晶粒，包括在第一半球狀硅晶粒層的晶粒表面上生長新的晶粒。圖3示出了第二半球狀硅晶粒層形成多個不同的半球狀硅晶粒46。第二半球狀硅晶粒層也可能在多晶硅層40表面上新的位置長晶，生長晶粒48。在第二半球狀硅晶粒層所生成的晶粒最好比第一層的晶粒小，所以生成第二層所用的時間要比生成第一層所用的時間短。干擾半球狀硅晶粒層的生長后，再重新開始另外獨立的半球狀硅晶粒層生長，這樣的工藝過程可以重復(fù)數(shù)次，所以在已存在的第二半球狀硅晶粒層上，可以再生長獨立的第三、第四層。
用某些方法干擾第一半球狀硅晶粒層的沉積，對本發(fā)明是相當(dāng)重要的。這樣才可使得一直在半球狀硅晶粒沉積環(huán)境中的電容器電極，會生長新的第二層硅晶粒，而不是持續(xù)第一半球狀硅晶粒層生長。有一些不同的技術(shù)，可以用來干擾第一半球狀硅晶粒層的生長。例如，可以讓電容器電極留在沉積反應(yīng)室內(nèi)，而停止供應(yīng)到沉積反應(yīng)室的反應(yīng)氣體(如SiH4)，經(jīng)一段足夠的時間，可能是三十分鐘后，重新引入的反應(yīng)氣體，將會在新的長晶核上重新生長。一般的低壓化學(xué)氣相沉積系統(tǒng)，操作壓力大約是10-4Torr.，在此壓力下，已足夠讓污染物聚集在已沉積的半球狀硅晶粒上，在生長工藝過程重新開始時，抑制晶粒的生長。如果是將電容器電極冷卻再重新加熱至半球狀硅晶粒層沉積溫度，而不是等待一段時間，也可以達(dá)到相似的工藝過程。也可以將電容器電極加熱，使沉積工藝過程傾向多晶硅沉積而干擾半球狀硅晶粒的沉積，而后再冷卻到半球狀硅晶粒的沉積溫度，重新開始半球狀硅晶粒的沉積。
另一種干擾第一半球狀硅晶粒層生長的技術(shù)，是在第一層的半球狀硅晶粒表面上，沉積一層數(shù)埃厚的中止物，因此第二半球狀硅晶粒層在這層中止物上生長。最適合且容易形成的中止物是非晶硅層。非晶硅層厚度從數(shù)埃到200埃，可以在沉積半球狀硅晶粒的同一種低壓化學(xué)氣相沉積系統(tǒng)中進(jìn)行。將電容器電極的溫度暫時降低到550℃或者更低的溫度，就可以在電極上沉積出所要的非晶硅。
在適當(dāng)?shù)馗蓴_第一半球狀硅晶粒層的生長之后，在電容器電極的表面上，生成一層或更多層外加的半球狀硅晶粒，最好能在已生成的層上形成較小的晶粒。在圖4中顯示出，在第一半球狀硅晶粒層的晶粒42以及多晶硅層40所露出的部分上，有一層很薄的非晶硅層50形成。而后再形成第二半球狀硅晶粒層，其中晶粒52在第一半球狀硅晶粒層的晶粒42上的非晶硅層50上生成，而晶粒54在多晶硅層40上的非晶硅層50上生成?？梢詮墓杈Я颖砻婊蛘呤怯上路降亩嗑Ч鑼?0，利用離子植入法和回火工藝或者熱擴(kuò)散工藝，在沉積的同時進(jìn)行摻雜，當(dāng)電容器電極上形成所有的表面形狀之后，半球狀硅晶粒層也完成摻雜。如果多晶硅層40沒有事先摻雜雜質(zhì)，可在此時進(jìn)行摻雜，例如以離子植入法。此外，如果結(jié)構(gòu)中包括有非晶硅層50，則非晶硅層可和半球狀硅晶粒層同時進(jìn)行摻雜。后面的工藝過程包括，如果沒有事先對電極構(gòu)圖，可以在此時構(gòu)圖，在電容器的下電極上形成一電介質(zhì)層，然后形成電容器的上電極。在下面會提供與本工藝特點相關(guān)的進(jìn)一步的討論，但首先描述本發(fā)明的另一個特點。
本發(fā)明的另一特點，在于一種干擾第一半球狀硅晶粒層的方法，其方法包括在第一半球狀硅晶粒層沉積后，對圖2中半球狀硅晶粒/多晶硅結(jié)構(gòu)的表面進(jìn)行蝕刻。該蝕刻最好是利用各向異性蝕刻的方式，至于對半球狀硅晶粒42及多硅晶層40，則可以具有選擇性，也可以不具有選擇性。如果該蝕刻不是具有選擇性的，則蝕刻僅是將半球狀硅晶粒42的形狀復(fù)制到多晶硅層40上?；蛘撸部梢詫Χ嗑Ч鑼?0進(jìn)行摻雜，但卻不對半球狀硅晶粒42進(jìn)行摻雜，這樣就可以利用對所摻雜質(zhì)具有選擇性的蝕刻劑，選擇性地蝕刻圖2中的結(jié)構(gòu)。在該過程中，半球狀硅晶粒42被當(dāng)作蝕刻工藝中的掩模，而在多晶硅層露出的區(qū)域的蝕刻速率會比在半球狀硅晶粒的蝕刻速率快。該蝕刻過程的結(jié)果，會在電極的表面留下凹凸不平的表面，其凹凸的程度比在多晶硅層上的半球狀硅晶粒層還大，如圖2所示。
對于選擇性蝕刻工藝，可以采用適合的反應(yīng)離子蝕刻機(jī)(reactive ionetcher)，如Applied Materials Corporation所制造的P5000型磁場增強(qiáng)式反應(yīng)離子蝕刻機(jī)(magnetically enhanced reactive ion etcher)。反應(yīng)氣體中包括氯(Cl2)及溴化氫(HBr)，并控制Cl2/HBr的流量比為70sccm/30sccm，而總壓力為60mTorr，輸入功率300W。這些條件只是其中典型的例子，也可以在其他的條件下進(jìn)行。在這些條件下，摻雜多晶硅與未摻雜半球狀硅晶粒的選擇性蝕刻速率比大約是2∶1。蝕刻過程在摻雜多晶硅層40的表面上，留下凸起60和凹陷62(圖5)。而后在蝕刻過的多晶硅層40表面上生成第二半球狀硅晶粒層64，并同時對半球狀硅晶粒層64進(jìn)行摻雜。后面的工藝過程包括，如果沒有事先對電極構(gòu)圖，可在此時構(gòu)圖，在電容器的下電極上形成一介電層，然后形成電容器的上電極。
在圖3至圖5所示構(gòu)造的表面上，鍍上一層薄的介電層，并在此介電層上沉積一導(dǎo)電層，便在不平的多晶硅層及上層導(dǎo)電層間形成高電容耦合。第二層多晶硅最好是重?fù)诫s的N型多晶硅，從而形成圖1所示的電容器結(jié)構(gòu)。在該結(jié)構(gòu)中，介電層的厚度要比表面粗糙程度薄。就圖示的各層而言，在有1000埃厚的表面結(jié)構(gòu)中，介電層的厚度最好小于80埃。同時所形成的介電層，其電介質(zhì)最好具有較高的介電常數(shù)。要形成適合的介電層，可以利用化學(xué)氣相沉積法，在半球狀硅晶粒層的表面上沉積一氮化硅層，然后在氮化硅層上生長一層薄的氧化層。這種“NO”(氮化硅-氧化硅)層有時會在一氧化層上形成，例如覆蓋在不平多晶硅層表面上的原始氧化層，所以實際介電薄膜是“ONO”的結(jié)構(gòu)。根據(jù)Rosato等在J.Electrochem.Soc.，Vol.139，No.12，Pages 3678-82(Dec.1992)中所發(fā)表的“Ultra-High CapacitanceNitride Films Utilizing Surface Passivation on Rugged Polysilicon，”文章中，可形成約40埃厚的“ONO”結(jié)構(gòu)。在使用化學(xué)氣相沉積法沉積氮化物之前，本發(fā)明也對Rosato文章中的做法加以參考，包括考慮在不平的多晶硅及原始氧化層的護(hù)層表面上，所形成ONO結(jié)構(gòu)的介電層。也可以用五氧化二鉭(tantalum pentoxide)或其他高介電常數(shù)物質(zhì)的薄膜，作為覆蓋在不平多晶硅表面上的介電層，作為電容器中的電介質(zhì)。
在此所描述的不平多晶硅的形成方法，盡管引用例如圖1中所示動態(tài)隨機(jī)存儲體結(jié)構(gòu)的電容器作為參考，但是也可以用在其他的結(jié)構(gòu)上。例如，不平的硅層也可以用在其他的電容器結(jié)構(gòu)上，包括用在不同堆疊存儲體結(jié)構(gòu)的鰭狀結(jié)構(gòu)。此外，根據(jù)本發(fā)明優(yōu)選實施例的不平硅層，也可以用在EEPROM或快閃存儲體的浮置柵表面。和大多數(shù)現(xiàn)有的快閃存儲體元件結(jié)構(gòu)相比，利用不平的多晶硅表面和在多晶硅浮置柵與多晶硅化金屬控制柵間的一層薄ONO介電層，可以使得在浮置柵與控制柵間的耦合，得到大大的改進(jìn)。
雖然以上已結(jié)合附圖公開了本發(fā)明的優(yōu)選例，但是并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作出一些更動與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)由后附的權(quán)利要求書來限定。
權(quán)利要求
1.一種半導(dǎo)體元件的制造方法，包括提供一硅層，覆蓋一硅基底或在該硅基底上方；在該硅層上，提供一第一半球狀硅晶粒層；以及在該第一半球狀硅晶粒層上沉積一第二半球狀硅晶粒層，其中該第一半球狀硅晶粒層包括多個第一半球狀硅晶粒，該第二半球狀硅晶粒層包括多個第二半球狀硅晶粒，使得第二半球狀硅晶粒能在第一半球狀硅晶粒上生成。
2.如權(quán)利要求1所述的方法，其中該第一半球狀硅晶粒層是以化學(xué)氣相沉積法在該硅層上生長的。
3.如權(quán)利要求2所述的方法，其中該硅層為一摻雜多晶硅層。
4.如權(quán)利要求2所述的方法，其中該第二半球狀硅晶粒層是以化學(xué)氣相沉積法生長的，并且在該硅層長完后直接在同一系統(tǒng)中生長或者在不同系統(tǒng)中生長。
5.如權(quán)利要求4所述的方法，其中在沉積該第二半球狀硅晶粒層之前，還包括利用將該硅層冷卻或加熱的步驟，以干擾該第一半球狀硅晶粒層的沉積。
6.如權(quán)利要求4所述的方法，其中還包括停止該第一半球狀硅晶粒層的沉積工藝過程一段時間，以干擾該第一半球狀硅晶粒層的沉積。
7.如權(quán)利要求2所述的方法，其中該第二半球狀硅晶粒層的沉積，是利用重新開始半球狀硅晶粒層的化學(xué)氣相沉積，使得該第二半球狀硅晶粒層獨立于該第一半球狀硅晶粒層。
8.如權(quán)利要求1所述的方法，其中該第一及該第二半球狀硅晶粒層是以低壓化學(xué)氣相沉積生成的，反應(yīng)溫度低于600℃。
9.一種半導(dǎo)體元件的制造方法，包括提供一包括硅的沉積基底；在一第一沉積工藝中，在該沉積基底上沉積一第一半球狀硅晶粒層，其中該第一半球狀硅晶粒層包括多個第一半球狀硅晶粒；在一第二沉積工藝中，在該沉積基底上沉積一第二半球狀硅晶粒層，其中該第二半球狀硅晶粒層包括多個第二半球狀硅晶粒，使得該第二半球狀硅晶粒的生長獨立于由第一次沉積工藝過程所形成的該第一半球狀硅晶粒；對該沉積基底構(gòu)圖；在該第二半球狀硅晶粒層上形成一介電層；以及在該介電層上沉積一導(dǎo)電層。
10.如權(quán)利要求9所述的方法，在該第二半球狀硅晶粒層沉積步驟前，還包括一蝕刻該第一半球狀硅晶粒層的步驟。
11.如權(quán)利要求10所述的方法，其中該蝕刻步驟將該第一半球狀硅晶粒層蝕刻成槽溝狀或一直持續(xù)到該第一半球狀硅晶粒層除去。
12.如權(quán)利要求9所述的方法，其中該沉積基底包括摻雜的硅，該方法還包括以選擇性蝕刻，蝕刻該第一半球狀硅晶粒層的步驟，摻雜多晶硅的蝕刻速率比未摻雜的硅快，其中該第二半球狀硅晶粒層在蝕刻步驟后開始沉積。
13.如權(quán)利要求12所述的方法，其中該第一半球狀硅晶粒層沉積在該沉積基底上，其中蝕刻到該沉積基底內(nèi)的深度，至少要和該第一半球狀多晶硅粒層的厚度相同。
14.如權(quán)利要求9所述的方法，其中還包括在該第二半球狀硅晶粒層上，形成一介電層；在該介電層上，形成一摻雜多晶硅層；以及對該摻雜多晶硅層構(gòu)圖，以作為一電容器的一上電極。
15.如權(quán)利要求14所述的方法，其中提供該摻雜多晶硅層的步驟中，包括在該摻雜多晶硅層側(cè)向蝕刻出一電極結(jié)構(gòu)。
16.如權(quán)利要求9所述的方法，其中該第一和該第二半球狀硅晶粒層的沉積溫度約在550℃到595℃之間。
17.如權(quán)利要求9所述的方法，其中還包括在該第一半球狀硅晶粒層表面上沉積一非晶硅層的步驟，其中該第二半球狀硅晶粒層沉積在該非晶硅層上。
18.一種半導(dǎo)體元件的制造方法，包括提供一包括硅的沉積基底；在該沉積基底上，提供一第一半球狀硅晶粒層，其中該第一半球狀硅晶粒層包括多個第一半球狀硅晶粒；將第二半球狀硅晶粒層沉積在該沉積基底上，其中該第二半球狀硅晶粒層包括多個第二半球狀硅晶粒，使得該第二半球狀硅晶粒的生長獨立于該第一半球狀硅晶粒的生長；對該沉積基底構(gòu)圖；在該第二半球狀硅晶粒層上形成一介電層；在該介電層上沉積一導(dǎo)電層。
19.如權(quán)利要求18所述的方法，其中生成該第一半球狀硅晶粒層的方法，是利用化學(xué)氣相沉積法，而其中該沉積基底為一摻雜的多晶硅層。
20.如權(quán)利要求19所述的方法，其中該第二半球狀硅晶粒層是利用一與沉積該第一半球狀硅晶粒層相同的沉積系統(tǒng)，并且以化學(xué)氣相沉積法沉積。
全文摘要
一種半導(dǎo)體元件的制造方法,包括先沉積摻雜多晶硅層,對多晶硅層構(gòu)圖,以決定電容器下電極的范圍,然后沉積第一半球狀硅晶粒層。干擾第一層HSG－Si的生長,以進(jìn)行第二層HSG－Si的生長。從而可形成接觸面積很大的多晶硅表面結(jié)構(gòu)。
文檔編號H01L21/8242GK1195886SQ9711028
公開日1998年10月14日 申請日期1997年4月10日 優(yōu)先權(quán)日1997年4月10日
發(fā)明者游萃蓉, 盧火鐵, 孫世偉 申請人:聯(lián)華電子股份有限公司