專利名稱：半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及適于進(jìn)行高密度集成的半導(dǎo)體存儲器件。
以前，多晶硅晶體管已經(jīng)被用作構(gòu)成靜態(tài)隨機(jī)存取存儲裝置(縮寫為SRAM)的元件。在T.Yamanaka等人在IEEEInternational Electron Device Meeting，pp.447-480的論文中，描述了一種有關(guān)的現(xiàn)有技術(shù)。通過制作盡可能多的多晶硅晶體管，集成電路的集成密度可以得到提高，其理由可以用這樣的事實(shí)來解釋，即可以把多晶硅晶體管以疊置或分層的方式形成在傳統(tǒng)的、形成在半導(dǎo)體襯底的表面上的整體MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)之上，且在多晶硅晶體管和整體MOSFET之間設(shè)置有絕緣膜。在這種SRAM中，完現(xiàn)用于一位的存儲單元需要四個整體MOSFET和兩個多晶硅晶體管。然而，由于該多晶硅晶體管可以被疊置在這些整體MOSFET上，該SRAM的一個存儲單元可以在大體對應(yīng)于這些整體MOSFET所需的區(qū)域上實(shí)現(xiàn)。
作為與本發(fā)明有關(guān)的另一個現(xiàn)有技術(shù)，可以提到在K.Nakazato等人在Electronics Letters，vol.29，No.4，pp.384-385(1993)中描述的單電子存儲器。該存儲器可通過一個一個地對電子進(jìn)行控制而實(shí)現(xiàn)。然而，應(yīng)注意的是操作溫度很低，在30mK的量級上。
作為與本發(fā)明有關(guān)的另一個現(xiàn)有技術(shù)，有如F.Fang等人在1990 Sympsium on VLSI Technology，pp.37-38(1990)中公布的技術(shù)，它涉及對MOSFET的RTN(隨機(jī)電報(bào)噪聲)的研究。更具體地說，當(dāng)在恒定電壓條件下在預(yù)定時(shí)間內(nèi)測量MOSFET的漏極電流時(shí)，會出現(xiàn)這樣的現(xiàn)象，即在高電流態(tài)和低電流態(tài)之間發(fā)生隨機(jī)的狀態(tài)轉(zhuǎn)換。這種現(xiàn)象被稱為RTN，其原因可以用單個電子在存在于硅(Si)和二氧化硅(SiO2)界面上的能級節(jié)中的被捕獲和從其得到釋放從而使漏極電流發(fā)生變化了進(jìn)行解釋。然而，RTN仍然是與MOSFET中有關(guān)的電流噪聲的基礎(chǔ)研究課題，且還沒有得到關(guān)于在實(shí)際應(yīng)用中采用RTN的任何嘗試的正面報(bào)告。
目前，對半導(dǎo)體集成電路進(jìn)行高精度處理的技術(shù)已經(jīng)發(fā)展到了這樣的水平，以致實(shí)現(xiàn)更高精度的任何努力都將遇到困難。即使在技術(shù)上是可能的，由于需要非常先進(jìn)的技術(shù)，也會出現(xiàn)無法容忍的高成本的問題。在這種情況下，非常需要一種從根本上說新穎的、能增加半導(dǎo)體集成電路制作中的集成密度的方法，而不是依賴于只是通過增大其精度而實(shí)現(xiàn)構(gòu)成半導(dǎo)體集成電路的半導(dǎo)體元件的方法。
另一方面，以前已知的多晶硅晶體管，在多晶硅晶體管的源極和漏極之間的電阻可受到柵極電壓的控制這一方面，與可變電阻元件是等價(jià)的。因此，SRAM的存儲單元的實(shí)現(xiàn)要求包括形成在硅襯底上的傳統(tǒng)MOSFET在內(nèi)的六個之多的半導(dǎo)體元件。
對比之下，在DRAM(動態(tài)隨機(jī)存取存儲器)的情況下，一比特的數(shù)據(jù)或信息可被存儲在由一個MOSFET和一個電容器構(gòu)成的一個存儲單元中。因此，DRAM利用了RAM器件容易以最高集成密度實(shí)現(xiàn)這一優(yōu)點(diǎn)。然而，由于DRAM是基于將電荷讀出到一條數(shù)據(jù)線上的方案，而該數(shù)據(jù)線的電容又不能忽略，所以其存儲單元必須有幾十fF(毫微微法)量級的電容，因而這給進(jìn)一步增大存儲單元的實(shí)施精度的努力造成了巨大的困難。
另外還已知的是，諸如閃爍EEPROM(電可擦除及可編程只讀存儲器)的非易失存儲器件，可通過采用每一個均具有浮動?xùn)艠O和控制柵極的一些MOSFET來實(shí)現(xiàn)。進(jìn)一步地，作為用于這種非易失存儲器件的半導(dǎo)體元件，有一種已知的MNOS(金屬氮化物氧化物半導(dǎo)體)元件。該MNOS被用于將電荷存儲在一個SiO2膜和一個Si3N4膜之間的界面上，而不是閃爍EEPROM的浮動?xùn)艠O。雖然帶有浮動?xùn)艠O的MOSFET或MNOS元件的使用在可以用一個晶體管長期保持或存儲一比特的數(shù)據(jù)方面是有利的，但由于為此電流必須流過絕緣膜，所以需要很多時(shí)間進(jìn)行重新寫入操作，因而可以重新寫入操作的執(zhí)行次數(shù)限于約為1億次，這又造成了一個問題，即該非易失存儲器件的應(yīng)用受到了限制。
另一方面，在上述Nakazato等人的文章中討論的一電子存儲器件只能在低溫下運(yùn)行，從而產(chǎn)生了難以實(shí)施的問題。另外，這種單電子存儲器的存儲單元是由一個電容器和兩個有源元件構(gòu)成的，這意味著所需元件的數(shù)目超過了傳統(tǒng)的DRAM的數(shù)目，從而造成了進(jìn)一步的不利。
從上述可以理解到，存在著對不要求電容元件的半導(dǎo)體元件的巨大需要，這種半導(dǎo)體元件與DRAM不同且它能自己呈現(xiàn)出存儲功能，以在不用依賴用于實(shí)現(xiàn)具有更高精度的存儲器的技術(shù)的條件下，實(shí)現(xiàn)具有比現(xiàn)有技術(shù)更高的集成密度的存儲器。
考慮上述的現(xiàn)有技術(shù)狀態(tài)，本發(fā)明的一個目的，是提供一種劃時(shí)代的半導(dǎo)體元件，它使得能夠以較少數(shù)目的半導(dǎo)體元件和較小的面積來實(shí)現(xiàn)一種半導(dǎo)體存儲器件，它本身具有數(shù)據(jù)或信息存儲能力，并且不需要在如低溫級別的低溫下冷卻。
本發(fā)明的另一個目的，是提供一種半導(dǎo)體存儲器件，它能用上述的半導(dǎo)體元件來實(shí)現(xiàn)。
為了實(shí)現(xiàn)上述和其他將隨著描述的進(jìn)行而變得明了的目的，根據(jù)本發(fā)明的基本技術(shù)概念，半導(dǎo)體場效應(yīng)晶體管元件的柵極和溝道之間的電容被設(shè)定得很小，以致于捕獲電平對單個載流體(電子或空穴)的俘獲都可以作為該半導(dǎo)體場效應(yīng)晶體管元件的電流的改變而被明確而有效地檢測出來。更具體地，在由于半導(dǎo)體場效應(yīng)晶體管元件對載流子的捕獲或釋放而引起的閾值改變和邏輯“1”和“0”的數(shù)字值之間，建立了對應(yīng)關(guān)系，從而使該半導(dǎo)體場效應(yīng)晶體管元件即使在室溫下也具有存儲數(shù)據(jù)或信息的功能或能力。
因此，從本發(fā)明最廣義的意義上說，根據(jù)本發(fā)明的第一個方面，提供了一種半導(dǎo)體元件，它包括一個構(gòu)成該半導(dǎo)體元件的源極的源極區(qū)、構(gòu)成該半導(dǎo)體元件的漏極的漏極區(qū)、設(shè)置在源極區(qū)和漏極區(qū)之間并用于將它們彼此連接起來的有效溝道區(qū)、一個柵極電極—該柵極電極通過設(shè)置在該柵極電極和溝道區(qū)之間的一個柵極絕緣膜與溝道區(qū)相連接、以及一個形成在源極區(qū)和漏極區(qū)之間并處于溝道區(qū)中的電流路徑附近且用于俘獲至少一個載流子的能級節(jié)，其中柵極電極和有效溝道區(qū)之間的有效電容(將在后面對其進(jìn)行解釋)被設(shè)定得如此之小，以致于能滿足以下不等式給出的條件1/Cgc＞kT/q2其中Cgc表示有效電容，k表示玻爾茲曼常數(shù)，T表示以絕對溫度代表的操作溫度，而q表示一個電子的電荷(參見

圖1A至1D)。
根據(jù)本發(fā)明的另一個方面，提供了一種半導(dǎo)體元件。該半導(dǎo)體元件包括一個源極區(qū)和一個漏極區(qū)，該漏極區(qū)通過設(shè)置在源極區(qū)和漏極區(qū)之間的一個溝道區(qū)而與源極區(qū)相連接；一個柵極電極，它通過設(shè)置在柵極和溝道區(qū)之間的一個柵極絕緣膜與溝道區(qū)相連接；至少一個形成在溝道區(qū)附近并用于約束載流子的載流子約束區(qū)；以及，存在于載流子約束區(qū)和溝道區(qū)之間的勢壘；其中柵極電極和有效溝道區(qū)之間的有效電容被設(shè)定得足夠地小以致滿足以下不等式表示的條件1/Cgc＞kT/q2其中Cgc代表有效電容，k代表玻爾茲曼常數(shù)，T代表用絕對溫度表示的操作溫度，而q代表一個電子的電荷(參見圖10A和10B)。
根據(jù)本發(fā)明的另一個方面，提供了一種半導(dǎo)體元件；該半導(dǎo)體元件包括一個構(gòu)成該半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成該半導(dǎo)體元件的漏極的漏極區(qū)，該源極區(qū)與該漏極區(qū)通過設(shè)置在它們之間的一個溝道區(qū)相連接；一個柵極電極，該柵極電極通過設(shè)置在該柵極電極與溝道區(qū)之間的一個柵極絕緣膜與溝道區(qū)相連接；至少一個載流子約束區(qū)，它形成于溝道區(qū)附近并用于約束載流子；以及，存在于該載流子約束區(qū)和溝道區(qū)之間的一個勢壘；其中溝道區(qū)和載流子約束區(qū)之間的電容值被設(shè)定得大于柵極電極和載流子約束區(qū)之間的電容，且其中存在于載流子約束區(qū)周圍的總電容得到適當(dāng)?shù)脑O(shè)定以滿足由以下不等式表示的條件q2/2Ctt＞kT其中Ctt代表總電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，而q代表一個電子的電荷(參見圖10A和10B)。
在此，重要的是要注意到，“總電容(Ctt)”指的是存在于載流子約束區(qū)和柵極電極以外的所有其他電極之間的電容的總和。
為了增加半導(dǎo)體存儲元件可以 再被寫入的次數(shù)，需要將存在于溝道區(qū)和載流子約束區(qū)之間的勢壘(絕緣膜)的可能的降低抑制到最小的程度。
因此，根據(jù)本發(fā)明的進(jìn)一步的方面，提供了一種半導(dǎo)體元件，它包括一個構(gòu)成該半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成該半導(dǎo)體元件的漏極的漏極區(qū)，該源極區(qū)與該漏極區(qū)通過設(shè)置在它們之間的一個溝道區(qū)而相互連接；一個柵極電極，該柵極電極通過設(shè)置在該柵極電極與溝道區(qū)之間的一個柵極絕緣膜而與該溝道區(qū)相連接；至少一個形成在溝道區(qū)附近并用于約束載流子的載流子約束區(qū)，該約束區(qū)被一個勢壘所包圍，且信息的存儲就是通過將載流子保持在該載流子約束區(qū)中而實(shí)現(xiàn)的；以及，一個薄膜結(jié)構(gòu)，它具有不大于9nm的厚度并由一種絕緣膜中的半導(dǎo)體材料構(gòu)成，該絕緣膜位于溝道區(qū)和載流子約束區(qū)之間(參見圖17A和17B)。
為了更好地理解本發(fā)明，下面將對其原理或概念進(jìn)行更詳細(xì)的說明。
在本發(fā)明的一種典型實(shí)施模式中，使一個多晶硅元件(例如見圖1A至1D)具有這樣的特性，即當(dāng)其柵極和源極之間的電勢差在漏極—源極電壓保持常數(shù)的同時(shí)在一預(yù)定范圍內(nèi)反復(fù)增大和減小時(shí)，源極和漏極之間的導(dǎo)電性即使在室溫下也呈現(xiàn)出滯后現(xiàn)象(見圖2)。
更具體地，參見圖2，當(dāng)柵極—源極電壓在一個第一電壓Vg0(0伏特)和一個第二電壓Vg1(50伏特)之間進(jìn)行垂直掃描時(shí)，多晶硅元件的漏極電流呈現(xiàn)出滯后特性。這種現(xiàn)象在以前是完全不知道的，但是本發(fā)明人首先通過實(shí)驗(yàn)而發(fā)現(xiàn)了。下面將解釋為什么會出現(xiàn)這種滯后特性的原因。
圖4A顯示了圖1A至1D所示的半導(dǎo)體器件的溝道區(qū)在柵極—源極電壓Vgs為0伏特狀態(tài)時(shí)的能帶分布。漏極電流沿著與該圖的平面垂直的方向流動。為了簡化討論，在以下的描述中假定漏極—源極電壓在與柵極電壓相比時(shí)足夠地低，同時(shí)應(yīng)理解以下所述的觀測即使在漏極—源極電壓高的情況下也同樣是有效的。
現(xiàn)在參見圖4A，在多晶硅的溝道(3)中形成了在一個柵極氧化膜(5)和一個周邊SiO2保護(hù)膜(10)之間的低能量勢阱。在此情況下，在溝道區(qū)(3)—該溝道區(qū)(3)可以是帶有低摻雜濃度的p型或i型(本征半導(dǎo)體型)或n型的—之中的導(dǎo)帶的能級(11)，與在具有高摻雜濃度的n型源極區(qū)中的導(dǎo)帶的能級或具有高摻雜濃度的簡并n型源極區(qū)中的費(fèi)米能級(12)相比，是足夠地高的。其結(jié)果，在溝道(3)中不存在電子。因而沒有漏極電流。
進(jìn)一步地，在溝道(3)的附近存在有一個捕獲能級(7)，它能俘獲或捕獲諸如電子的載流子。作為參予形成該捕獲能級的能級，可以分為延伸到一個籽晶粒的能級或一組籽晶粒(在多晶硅的溝道區(qū)中的晶體籽晶粒)的能級，這些籽晶粒本身被高勢壘所包圍；在籽晶粒內(nèi)部的能級；在Si-SiO2界面上(即溝道區(qū)(3)和柵極氧化膜(5)之間的界面上)的能級；在柵極氧化膜(5)內(nèi)部的能級和其他的能級。然而，不用考慮這些能級中的哪些構(gòu)成了捕獲能級。附帶說明一下，即使在本發(fā)明人進(jìn)行的實(shí)驗(yàn)之后，目前也還不能確定上述能級中的哪一個實(shí)際上捕獲了載流子或電子。在上述的能級中，在實(shí)現(xiàn)上述的滯后特性中起了作用的捕獲能級(7)的能量，比源極區(qū)(1)中的費(fèi)米能級(12)高得多。因此，在捕獲能級(7)中不存在電子。在此方面，應(yīng)說明的是雖然在圖4A至4C中該捕獲能級被顯示為存在于柵極氧化膜中，但該捕獲能級不一定要存在于該氧化膜之內(nèi)。所必須的只是該捕獲能級存在于溝道的附近。
當(dāng)柵極(4)和源極(1)之間的電勢差Vgs從零伏特增大到低閾值電壓Vt時(shí)，溝道區(qū)(3)中的電勢增大。因此，與其中電勢差Vgs為零(參見圖4A)的狀態(tài)下的溝道區(qū)(3)的初始能級相比，在電勢差Vgs高于零伏特且低于低閾值電壓Vt的條件下溝道區(qū)(3)對于電子的電勢能變得更低。當(dāng)柵極—源極電勢差Vgs達(dá)到低閾值電壓Vt時(shí)，源極區(qū)(1)中的費(fèi)米能級達(dá)到溝道區(qū)(3)的導(dǎo)帶中的能級(具有約為kT的差，其中k是玻爾茲曼常數(shù)而T是用絕對溫度表示的操作溫度)。因此，電子被從源極引入到溝道區(qū)(3)之中。因而在漏極和源極之間產(chǎn)生了電流流動。
當(dāng)柵極電壓進(jìn)一步增大時(shí)，溝道區(qū)(3)內(nèi)的電子的數(shù)目也相應(yīng)地增加。然而，當(dāng)電勢差Vgs達(dá)到一個俘獲電壓Vgt時(shí)，捕獲能級(7)的能量達(dá)到費(fèi)米能級(12)，從而由于在從源極區(qū)(1)引入的那些電子的熱能的影響下的電子分布，使捕獲能級(7)俘獲或捕獲至少一個電子。同時(shí)，由于捕獲能級(7)比柵極氧化膜(5)和周邊SiO2保護(hù)膜(10)的電勢低很多，所以被捕獲能級(7)俘獲的電子無法借助電子的熱能量遷移到柵極氧化膜(5)和周邊SiO2保護(hù)膜。另外，由于多晶硅溝道區(qū)(3)的具有高能量的籽晶粒邊界存在于捕獲能級(7)的附近，例如在Si-SiO2界面上，所以被捕獲能級(7)俘獲的電子不能從捕獲能級中運(yùn)動(參見圖4C)。然而，由于其他的電子可以運(yùn)動，所以漏極電流繼續(xù)流動。
以此方式，一旦捕獲能級(7)捕獲或俘獲了單個的電子，圖1A至1D中所示的多晶硅半導(dǎo)體元件的閾值電壓從低閾值電壓Vt變到高閾值電壓Vh，其原因?qū)⒃谙旅嬲f明。
當(dāng)柵極—源極電勢差Vgs在Vh＜Vgs＜Vgt范圍之內(nèi)從圖4C所示的狀態(tài)被降低時(shí)，在溝道區(qū)(3)中的電子數(shù)目被減少。然而，一般地，在捕獲能級(7)的周邊存在有一個高能量區(qū)。因此，被捕獲能級(7)俘獲的電子保持不變(參見圖5A)。
當(dāng)柵極電壓進(jìn)一步被降低到使電勢差Vgs達(dá)到高閾值電壓Vh的值時(shí)，源極區(qū)(1)的費(fèi)米能級(12)變得與溝道(3)的導(dǎo)帶的能級相差ca.kT，其結(jié)果是溝道內(nèi)的幾乎所有電子都消失了(見圖5B)。其結(jié)果，漏極電流無法再流動。然而，沒有漏極電流流動的閾值電壓Vh變得比低閾值電壓Vt高出一個與在捕獲能級(7)中被俘獲的電子電荷相對應(yīng)的電壓。
進(jìn)一步地，通過把柵極—源極電勢差Vgs降低到使電勢差Vgs變得等于零的值，捕獲能級(7)的周邊高能量區(qū)中的電勢隨著柵極電壓的降低而變得更低，這使得被捕獲能級(7)俘獲的電子在電場的作用下借助隧道效應(yīng)而被釋放到低能量區(qū)(參見圖5C)。
隨后，由于垂直掃描，柵極—源極電勢差Vgs重新上升。通過重復(fù)這一操作，可以在漏極電流—柵極電壓特性中觀測到由于電子的捕獲和釋放而造成的滯后。
在此方面，本發(fā)明人已經(jīng)發(fā)現(xiàn)上述的滯后特性只在柵極和溝道之間的電容很小時(shí)才出現(xiàn)。另外，本發(fā)明人進(jìn)行的實(shí)驗(yàn)顯示，雖然一個具有0.1微米的柵極長度和柵極寬度的半導(dǎo)體元件能呈現(xiàn)出上述的滯后特性，但其柵極長度和柵極寬度分別為1微米數(shù)量級的半導(dǎo)體元件就不能呈現(xiàn)出這種滯后特性。
因此，必須強(qiáng)調(diào)的是，柵極和溝道區(qū)之間的電容Cgc很小，對于上述滯后特性的出現(xiàn)是必不可少的，其原因?qū)⒃谙旅嬲f明。存儲在捕獲能級中的電荷量Qs和閾值或閾值電壓的改變ΔVt(=Vh-Vt)之間存在有以下關(guān)系ΔVt=Qs/Cgc(1)其中Cgc代表柵極和一個有效溝道之間的電容。術(shù)語“有效溝道”的意思是溝道的一個區(qū)域，該區(qū)域?qū)α鬟^它的電流的幅度有限制性的調(diào)節(jié)且該區(qū)域?qū)?yīng)于電流路徑中一個具有最高電勢能的區(qū)域。因此，該區(qū)域也可被稱為瓶頸區(qū)。為了將上述滯后特性用于存儲功能，有必要能作隨著漏極電流的改變，明確而有區(qū)別地對閾值為高(Vh)的狀態(tài)和閾值為低(Vt)的狀態(tài)進(jìn)行檢測。換言之，閾值Vh和Vt之間的差別，必須能根據(jù)漏極電流的不同或改變而得到明確而確定的檢測。為此的條件可以按照以下方式確定。一般地，一個具有閾值Vt的MOS晶體管的漏極電流Id，在該閾值的附近可用以下公式表示Id＝A·exp〔q(Vgs-Vt)/(kT)〕(2)其中A代表一個電勢常數(shù)，q代表一個電子的電荷，Vgs代表MOS晶體管的柵極—源極電壓，Vt代表閾值電壓，k代表玻爾茲曼常數(shù)而T代表用絕對溫度表示的操作溫度。因此，當(dāng)Vt＝Vh時(shí)，該漏極電流由以下公式給出Idh＝A·exp〔q(Vgs-Vh)/(kT)〕(3)而當(dāng)Vt＝Vt時(shí)，該漏極電流由下式給出Idt＝A·exp〔q(Vgs-Vt)/(kT)〕(4)因此，在Vt＝Vh的狀態(tài)和Vt＝Vt的狀態(tài)下的漏極電流間的比值可被確定如下Idt/Idh＝exp〔q(Vh-Vt)/(kT)〕(5)因此，可以看到，為了能夠根據(jù)檢測到的漏極電流而將上述兩種狀態(tài)彼此區(qū)別開來，則必須有如表達(dá)式(5)給出的漏極電流之比Idt/Idh最小不得小于自然對數(shù)的底e(2.7)，且在實(shí)際之中，所考慮的電流比應(yīng)該最好大于等于10。在漏極電流比不小于自然對數(shù)的底e的條件下，以下表達(dá)式成立ΔVt(＝Vh-Vt)＞kT/q (6)因此，根據(jù)表達(dá)式(1)，必須滿足以下條件Qs/Cgc＞kT/q (7)為了使單個電子的俘獲滿足上述的電流檢測條件，需要滿足以下條件q/Cgc＞kT/q (8)從以上的表達(dá)式(8)可以看出，為了能在室溫下進(jìn)行操作，柵極—溝道電容Cgc不能超過6aF(其中a是“atto—”的縮寫，意思是10-18)。另外，在具有1微米數(shù)量級的柵極長度的半導(dǎo)體元件的情況下，柵極—溝道電容Cgc的量值將為約1fF(其中f是“femto—”的縮寫，意思是10-15)并且與上述條件偏離相當(dāng)大。相反，在用本發(fā)明所教導(dǎo)的實(shí)施方法進(jìn)行制作的情況下，柵極—溝道電容Cgc極小，在0.01aF的數(shù)量級；而且已經(jīng)可以確定，在室溫下能夠檢測到的閾值移動可以是僅由一個電子的俘獲引起的。
進(jìn)一步，在本實(shí)驗(yàn)的過程中，本發(fā)明人已經(jīng)發(fā)現(xiàn)，通過將柵極—源極電勢差Vgs保持在零電壓和電壓值Vgt之間，則可以將前一個閾值穩(wěn)定保持1小時(shí)或更長時(shí)間。圖3顯示了這種實(shí)驗(yàn)的結(jié)果。更具體地，圖3顯示了漏極電流的改變，且該漏極電流是在如圖2的a所示的條件下，在將柵極電壓保持恒定的同時(shí)測量的。如從該圖中可見，在低閾值狀態(tài)，可以保持一個高電流電平，而在高閾值狀態(tài)下，可以保持一個低電流電平。因此，通過利用閾值的這種移動，可以保持信息或數(shù)據(jù)，換言之，即可以存儲信息或數(shù)據(jù)。進(jìn)一步地，通過檢測這些狀態(tài)下的漏極電流，就可以讀出這些數(shù)據(jù)。亦即，漏極電流小于基準(zhǔn)值13的狀態(tài)可以被讀出作為邏輯“1”數(shù)據(jù)，而漏極電流大于基準(zhǔn)值(13)的狀態(tài)可以被讀出為邏輯“0”(參見圖3)。
另一方面，數(shù)據(jù)寫操作可通過控制柵極電壓來進(jìn)行?，F(xiàn)在描述數(shù)據(jù)寫操作。假定在初始狀態(tài)，柵極電壓處于低電平Vg0。通過將柵極電壓沿著正方向掃描到電平Vgt，該閾值電壓被設(shè)定在高電平Vh。借助這一操作，可在根據(jù)本發(fā)明的半導(dǎo)體元件中寫入數(shù)字?jǐn)?shù)據(jù)的邏輯“1”。隨后，該柵極電壓沿著負(fù)方向掃描到零電壓電平，從而使閾值電壓改變到低電平Vt。以此方式，可寫入數(shù)字?jǐn)?shù)據(jù)的邏輯“0”。
如現(xiàn)在可以從以上的描述明白的，僅借助單個的半導(dǎo)體元件，就可以寫入、保存和讀出數(shù)據(jù)或信息。這意味著，與傳統(tǒng)存儲器件相比，可以用單位面積中的數(shù)目少得多的半導(dǎo)體元件來實(shí)現(xiàn)存儲器件。
根據(jù)本發(fā)明的半導(dǎo)體元件—其中通過僅俘獲或捕獲少數(shù)電子于一個存儲節(jié)(它也可被稱作為載流子約束區(qū)或能級節(jié)或載流子捕獲或載流子約束捕獲區(qū)、量子約束區(qū)等類似術(shù)語)中來實(shí)現(xiàn)數(shù)據(jù)存儲—的優(yōu)點(diǎn)，在于沒有由于象浮動?xùn)艠OMOSFET遇到的絕緣膜惡化而引起的對數(shù)據(jù)再寫入次數(shù)的限制，或者即使有的話這種限制也是輕度的。
然而應(yīng)該注意的是，在圖1A-1D所示的本發(fā)明實(shí)施模式的情況下，用于載流子約束的載流子捕獲能級和用作電流路徑的有效溝道區(qū)之間的相對位置(即相對距離)關(guān)系是很難固定的，這涉及到所制作的元件中的閾值改變特性的不可忽略的不一致性。
作為解決上述困難的一種措施，提出了如圖10A和10B所示的另一實(shí)施本發(fā)明的模式，其中被勢壘包圍的載流子約束區(qū)(24)被獨(dú)立地提供在溝道區(qū)(21)附近。借助于這種結(jié)構(gòu)，可以降低上述的不一致性。
從半導(dǎo)體元件的性能穩(wěn)定性方面看，半導(dǎo)體元件中的高閾值電壓Vh和低閾值電壓Vt之間的電壓差ΔVt的制作不一致性應(yīng)得到盡量的抑制。
當(dāng)然，表達(dá)式(1)給出的條件當(dāng)柵極區(qū)和載流子約束區(qū)之間的電容Cgt和載流子約束區(qū)與溝道區(qū)之間的電容C足夠小時(shí)也可以是有效的。在與上述情況不同的情況下，由下式給出的條件是合用的ΔVt＝q/(1+Cgt/C)Cgc(9)其中Cgc代表柵極區(qū)(22)與溝道區(qū)(21)之間的電容，Cgt代表載流子約束區(qū)(24)和溝道區(qū)(21)之間的電容。
關(guān)于圖1A至1D所示的本發(fā)明的實(shí)施模式，本發(fā)明人已經(jīng)發(fā)現(xiàn)，在表達(dá)式(9)中代表載流子約束區(qū)與溝道區(qū)之間的電容的項(xiàng)C最容易受到不一致性的影響，因?yàn)檩d流子約束區(qū)是為了設(shè)定載流子捕獲能級而實(shí)施的。為了使上述電勢差ΔVt即使在載流子約束區(qū)和溝道區(qū)之間的電容C發(fā)生變化的情況下也幾乎不出現(xiàn)變化，柵極與溝道區(qū)之間的電容Cgt必須足夠地小于電容C(即Cgt＜＜C)。
因此，根據(jù)本發(fā)明的另一種最佳實(shí)施模式，提出了在通過在載流子約束區(qū)(24)和溝道區(qū)(21)之間設(shè)置一個具有小厚度的絕緣膜(25)而將它們之間的電容C設(shè)定在大的值的同時(shí)，通過設(shè)置具有大厚度的柵極絕緣膜(23)而將柵極(22)與載流子約束區(qū)(24)之間的電容Cgt設(shè)定在一個小的值。
另一方面，關(guān)于在載流子約束區(qū)(24)中保存數(shù)據(jù)的問題，需要保證抵抗熱波動的穩(wěn)定性。在此方面，讓我們用Ctt表示載流子約束區(qū)和所有其他區(qū)之間存在的總電容。一般地，在絕對溫度(T)系統(tǒng)中，kT(其中k代表玻爾茲曼常數(shù)而T代表用絕對溫度表示的溫度)數(shù)量級的能量波動是不可避免的。因此，為了穩(wěn)定地保存數(shù)據(jù)，就要求由于俘獲單個電子而引起的、由q2/2Ctt給出的能量改變大于上述波動。換言之，由以下表達(dá)式給出的條件必須得到滿足q2/2Ctt＞kT (10)該條件要求如上定義的總電容Ctt必須小于等于3aF，以允許在室溫下的操作。
在如圖17A和17B所示的本發(fā)明的另一實(shí)施模式中，在設(shè)置在存儲區(qū)(47)和溝道區(qū)(46)之間的一個絕緣膜(49，50)的內(nèi)部，形成了一個半導(dǎo)體薄膜結(jié)構(gòu)(48)，以減小絕緣膜(49，50)的惡化。
因此，在根據(jù)實(shí)施本發(fā)明的本模式的半導(dǎo)體元件中，薄膜結(jié)構(gòu)(48)提供的勢壘被形成在絕緣膜(49，50)的內(nèi)部，從而使薄膜結(jié)構(gòu)(48)有效地起到與絕緣膜相同的作用，同時(shí)使得能夠在實(shí)際應(yīng)用中減小絕緣膜的厚度。
如從圖17A和17B可見，設(shè)置在絕緣膜(49，50)內(nèi)部的半導(dǎo)體薄膜(48)在沿著半導(dǎo)體薄膜的厚度方向的量子約束效應(yīng)的作用下，具有被導(dǎo)帶移動的能級，并且對于寫入/擦除操作主要起著存儲區(qū)和載流子供給區(qū)之間的勢壘的作用，其原因?qū)⒃谙旅娼忉尅?br> 用L表示半導(dǎo)體薄膜的膜厚度，用n表示薄膜中的載流子的有效質(zhì)量并用h代表普朗克常數(shù)，則由于沿著厚度方向的約束效應(yīng)而引起的載流子量子波動的最低能態(tài)的能量可用以下表達(dá)式來適當(dāng)表示h2/8mL2(11)考慮到熱能波動，為了能使能量由于量子約束效應(yīng)而移動，由以下不等式表示的條件必須得到滿足h2/8mL2＞kT (12)考慮到上述表達(dá)式(12)，由硅(Si)形成的半導(dǎo)體薄膜(48)的厚度必須小于或等于9nm，以使勢壘在室溫下有效。
因此，雖然在載流子經(jīng)絕緣膜(49，50)而在溝道區(qū)(46)和載流子約束區(qū)(47)之間運(yùn)動時(shí)載流子有在短時(shí)間內(nèi)存在于半導(dǎo)體薄膜中的可能性，但這些載流子長時(shí)間停留在半導(dǎo)體薄膜(48)中的可能性是非常小的。其結(jié)果，當(dāng)載流子在溝道區(qū)(46)和載流子約束區(qū)(47)之間遷移時(shí)，半導(dǎo)體薄膜(48)起著它們的臨時(shí)通道的作用，這意味著半導(dǎo)體薄膜(48)最終將由于不能進(jìn)行載流子約束操作而起勢壘的作用。
借助上述的結(jié)構(gòu)，該半導(dǎo)體元件，借助與其中未采用上述結(jié)構(gòu)的半導(dǎo)體元件相比具有較小厚度的絕緣膜，可呈現(xiàn)出勢壘效應(yīng)。因此，絕緣膜(49，50)的膜疲勞可得到抑制。對于進(jìn)一步消除膜疲勞，該半導(dǎo)體薄膜(48)可形成在一個多層結(jié)構(gòu)中。
其中在絕緣膜中提供有半導(dǎo)體薄膜的結(jié)構(gòu)的進(jìn)一步的優(yōu)點(diǎn)，在于能夠適當(dāng)?shù)卦O(shè)定載流子約束區(qū)與源極區(qū)之間的勢壘的高度。由于因?yàn)榱孔蛹s束所引起的能量移動是根據(jù)載流子約束區(qū)的大小L來確定的，所以除了選擇薄膜材料之外，還可以通過調(diào)節(jié)膜的厚度，來調(diào)節(jié)勢壘的高度。在此方面，應(yīng)該注意的是，在具有已知結(jié)構(gòu)的半導(dǎo)體元件中，勢壘的高度只是根據(jù)構(gòu)成絕緣膜的材料來確定的。
通過以下結(jié)合附圖并以舉例的方式對本發(fā)明的最佳實(shí)施例所進(jìn)行的描述，將會對本發(fā)明的上述和其他的目的、特征和優(yōu)點(diǎn)有更明確的理解。
圖1A至1D顯示了根據(jù)本發(fā)明的第一實(shí)施例的存儲元件的結(jié)構(gòu)，其中圖1A是頂視圖，圖1B是溝道部分的顯微圖，圖1C是顯示該存儲元件的總體結(jié)構(gòu)的方案立體圖，且圖1D是沿著圖1C的C-C’線的剖視圖；圖2顯示了表示根據(jù)本發(fā)明的第一實(shí)施例的存儲元件的柵極—源極電壓與漏極電流的依賴關(guān)系的測量值曲線圖；圖3顯示了實(shí)驗(yàn)獲得的結(jié)果，用于顯示根據(jù)第一實(shí)施例的半導(dǎo)體元件在寫入了邏輯“1”和“0”之后的數(shù)據(jù)保存；圖4A至4C顯示了當(dāng)柵極電壓增大時(shí)在根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體元件的溝道區(qū)附近的能帶形狀的改變；圖5A至5C顯示了當(dāng)柵極電壓減小時(shí)在根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體元件的溝道區(qū)附近的能帶形狀的改變；圖6是電路示意圖，顯示了根據(jù)本發(fā)明的存儲IC器件的結(jié)構(gòu)，其中采用了每一個都具有圖1所示的結(jié)構(gòu)的存儲元件；圖7顯示了圖6所示的存儲器件預(yù)期將會呈現(xiàn)的滯后特性；圖8是分解立體圖，示意地顯示了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲器件的結(jié)構(gòu)，其中一個存儲單元陣列被疊置在形成在Si襯底表面上的周邊電路上；圖9A和9B是剖視圖，用于顯示根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲器件的制作步驟；圖10A和10B是剖視圖，顯示了根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲元件的結(jié)構(gòu)；圖11A和11B是放大圖，放大地顯示了根據(jù)本發(fā)明的第二實(shí)施例的存儲元件的溝道區(qū)、載流子約束區(qū)和柵極，其中圖11A是立體圖而圖11B是剖視圖；圖12的曲線圖顯示了根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲元件中的柵極—源極電壓與漏極電流的依賴關(guān)系；圖13A至13C是示意圖，用于以夸大的方式顯示當(dāng)柵極電壓增大時(shí)半導(dǎo)體存儲元件的載流子約束區(qū)和溝道區(qū)附近的電勢分布的改變情況；圖14A至14C是示意圖，用于以夸大的方式顯示當(dāng)柵極電壓減小時(shí)在半導(dǎo)體存儲元件的載流子約束區(qū)和溝道區(qū)附近的電勢分布的改變情況；圖15A和15B是剖視圖，顯示了根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲元件的結(jié)構(gòu)；圖16A至16C顯示了根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體存儲元件，其中圖16A是剖視圖，圖16B顯示了沿著圖16A的a-a’線切剖的截面，而圖16C是平面頂視圖；圖17A和17B顯示了根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體存儲元件，其中圖17A是其剖視圖而圖17B顯示了存儲元件中的電勢分布狀態(tài)；圖18顯示了代表根據(jù)本發(fā)明的半導(dǎo)體存儲元件的符號；圖18A、18B和18C顯示了根據(jù)本發(fā)明的第六實(shí)施例的存儲單元，其中圖18A顯示了該存儲單元的電路配置，圖18B顯示了在讀出和寫入操作時(shí)分別加到存儲單元的字引線和數(shù)據(jù)引線上的電壓，而圖18C用曲線的形式顯示了用于該存儲單元中的半導(dǎo)體元件的漏極電流與柵極—源極電壓的依賴關(guān)系；圖19是電路圖，顯示了用于根據(jù)本發(fā)明的第六實(shí)施例的存儲單元的讀出電路的電路配置；圖20是信號波形圖，用于顯示在讀操作中施加各種信號的時(shí)序；圖21A和21B分別顯示了根據(jù)第六實(shí)施例的一個4比特存儲單元陣列的電路配置和其設(shè)置；圖22A至22C顯示了根據(jù)本發(fā)明的第七實(shí)施例的存儲單元組，其中圖22A顯示了該存儲單元組的電路配置，圖22B顯示了在寫和讀操作時(shí)加到其一個存儲元件上的電壓，而圖22C以曲線圖顯示了該存儲元件的特性；圖23是電路圖，顯示了根據(jù)本發(fā)明的第七實(shí)施例的半導(dǎo)體存儲器件的結(jié)構(gòu)；圖24A至24E是電路圖，顯示了根據(jù)本發(fā)明的存儲單元的各種配置；圖25A至25C顯示了根據(jù)本發(fā)明的第八實(shí)施例的存儲單元，其中圖25A顯示了存儲單元的電路配置，圖25B分別顯示了在讀和寫操作時(shí)加到該存儲單元的字引線和數(shù)據(jù)引線上的電壓，而圖25C以曲線顯示了用于該存儲單元中的半導(dǎo)體元件的漏極電流對柵極—源極電壓的依賴關(guān)系；
圖26是電路圖，顯示了用于根據(jù)本發(fā)明的第八實(shí)施例的存儲單元的讀電路的電路配置；圖27A和27B是電路圖，分別顯示了根據(jù)第八實(shí)施例的存儲單元電路的形式；圖28A和28B是電路圖，分別顯示了一個4比特存儲單元的配置和其相應(yīng)的掩膜布置；圖29A至29C顯示了根據(jù)本發(fā)明的第九實(shí)施例的存儲單元，其中圖29A顯示了該存儲單元的電路配置，圖29B顯示了分別在讀和寫操作時(shí)加到字引線和數(shù)據(jù)引線的電壓，且圖29C以曲線顯示了用于該存儲單元中的半導(dǎo)體元件的漏極電流對柵極—源極電壓的依賴關(guān)系；圖30是電路圖，顯示了根據(jù)本發(fā)明的第九實(shí)施例的讀/寫電路；圖31A、31B和31C顯示了根據(jù)本發(fā)明的第十實(shí)施例的存儲單元，其中圖31A顯示了該存儲單元的電路配置，圖31B顯示了分別在讀和寫操作時(shí)加到字引線和數(shù)據(jù)引線上的電壓，且圖31C以曲線顯示了用在該存儲單元中的半導(dǎo)體元件的漏極電流對柵極—源極電壓的依賴關(guān)系；圖32是電路圖，顯示了根據(jù)本發(fā)明的第十實(shí)施例的讀電路；圖33顯示了根據(jù)第十實(shí)施例的存儲單元；圖34是框圖，顯示了一個其中根據(jù)本發(fā)明的存儲器件被用作主存儲器的數(shù)據(jù)處理設(shè)備的結(jié)構(gòu)。
現(xiàn)在，將結(jié)合附圖和作為例子的最佳實(shí)施例，對本發(fā)明進(jìn)行詳細(xì)描述。
實(shí)施例1以下的描述涉及根據(jù)本發(fā)明的實(shí)施例的場效應(yīng)半導(dǎo)體存儲元件(FET存儲元件)。圖1A至1D顯示了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲元件的結(jié)構(gòu)，其中圖1C是顯示該存儲元件的總體結(jié)構(gòu)的方案立體圖，圖1D是沿著圖1C中的C-C’線取出的剖視圖，圖1B是顯示該存儲元件的溝道部分的放大顯微圖，且圖1A是其頂視圖。參見這些附圖，源極1和漏極2分別由n型多晶硅構(gòu)成的并具有高摻雜濃度的區(qū)域構(gòu)成，而溝道部分3由非摻雜多晶硅區(qū)構(gòu)成。源極1、漏極2和溝道3中的每一個都是以薄而且細(xì)的多晶硅連線的形式實(shí)現(xiàn)的。在本發(fā)明人實(shí)際制作的存儲器件的情況下，溝道3的寬度為0.1μm，其厚度為10nm且最好為3.4nm。多晶硅觸點(diǎn)1A和2A分別與源極1和漏極2的端部相連，這些觸點(diǎn)的每一個的厚度均大于源極1和漏極2的厚度，其中源極1和漏極2分別經(jīng)過多晶硅觸點(diǎn)1A和2A與金屬引線導(dǎo)體相連。在該存儲元件的一個典型例子中，各個多晶硅觸點(diǎn)1A和2A最好應(yīng)該具有0.1μm的厚度，這是溝道3的厚度的十倍，因?yàn)槿绻贿@樣，當(dāng)在薄的多晶硅上直接形成接觸孔時(shí)，多晶硅本身將變得不容易受蝕刻的影響。一個柵極4被以這樣的取向設(shè)置，即它通過一個設(shè)置在其之間的柵極絕緣膜5而與溝道區(qū)3相交。在本實(shí)施例的情況下，柵極4的膜厚度為0.1μm。上述結(jié)構(gòu)在圖1C中看得最清楚。
另外，在本實(shí)施例的情況下，構(gòu)成溝道區(qū)3的多晶硅膜整個地被一個SiO2保護(hù)膜10所包圍(見圖10)。由于二氧化硅(SiO2)的介電常數(shù)約為硅的三分之一，所以溝道區(qū)3和柵極4的電容可通過如上所述地用SiO2保護(hù)膜10將它們包圍起來而得到降低。這是能在室溫下實(shí)現(xiàn)如前所述的滯后特性的一個原因。
在根據(jù)本實(shí)施例的存儲元件的情況下，多晶硅的溝道是通過在SiO2-襯底上淀積厚度為10nm的非晶硅(a-Si)并在750℃的溫度下進(jìn)行加熱處理以進(jìn)行晶體化而形成的。在此方面，已經(jīng)發(fā)現(xiàn)非晶硅(a-Si)的厚度最好應(yīng)在3.5nm的數(shù)量級。在圖1B中顯示了溝道部分的結(jié)構(gòu)。在加熱處理過程中，非晶硅中的硅晶體籽晶粒逐漸地生長。然而，當(dāng)籽晶粒的大小達(dá)到膜的厚度時(shí)，沿著垂直于膜平面的方向的任何進(jìn)一步的生長都會受到阻止。同時(shí)，沿著與膜平行的方向的籽晶粒生長速度也被減慢。其結(jié)果，沿橫向方向(即與膜表面平行的方向)的籽晶粒大小與膜厚度大體相等。由于這些原因，根據(jù)本發(fā)明的本實(shí)施例的場效應(yīng)半導(dǎo)體存儲元件的特征在于形成溝道區(qū)的多晶硅的籽晶粒大小是非常小的。
上述的小籽晶粒尺寸對于實(shí)現(xiàn)柵極與溝道區(qū)之間的小電容有所貢獻(xiàn)，其原因?qū)⒃谙旅娼忉?。在現(xiàn)在考慮的場效應(yīng)元件中，在接近一個閾值的低電流范圍內(nèi)，電流實(shí)際上只能在溝道區(qū)3中的少數(shù)幾個具有最低電阻的電流路徑6中流過(見圖1A)。更具體地說，電流流動是由于電子從一個籽晶層到另一個籽晶層的遷移或轉(zhuǎn)移才發(fā)生的。在本實(shí)施例的情況下，該電流路徑特別地細(xì)或薄，因?yàn)槿缟纤龅淖丫Я７浅５匦　Ｒ虼?，其中存在有電子的區(qū)域與整個溝道區(qū)相比非常小。因此，在柵極與(如前已定義過的)有效溝道部分之間的有效電容Cgc也很小。
在根據(jù)本實(shí)施例實(shí)際制作的半導(dǎo)體存儲元件的情況下，以最大可能的程度觀測到閾值中變化的影響的觀點(diǎn)來說，上述的柵極—溝道電容Cgc被設(shè)定在一個極其小的值，例如0.02aF(atto-Farad微微微法)。其結(jié)果，操作所需的電壓范圍擴(kuò)大到幾十伏特。當(dāng)然，通過將柵極—溝道電容Cgc設(shè)定成一個較大的值，例如0.2aF，可以將操作電壓范圍設(shè)定在幾伏特的范圍，這是傳統(tǒng)集成電路所采用的。為此，柵極絕緣膜5的厚度可被減小和/或柵極的長度或?qū)挾瓤杀辉龃螅@可以在沒有什么大的技術(shù)困難的情況下實(shí)現(xiàn)。
在本發(fā)明的本實(shí)施例的情況下，溝道是用多晶硅形成的。在此方面，應(yīng)提到的是如果上述柵極—溝道電容可以被制作得足夠地小以致前面所述的條件得到滿足的話，則即使在形成在一塊晶體硅襯底上的整體MOSFET中也能實(shí)現(xiàn)滯后特性。在此情況下，該整體MOSFET可被用作一個存儲元件。然而在此方面應(yīng)該注意的是，在這種整體MOSFET的情況下，上述籽晶粒的作用是不存在的。另外，該整體MOSFET的下側(cè)覆蓋有具有高介電常數(shù)的Si膜。因此，當(dāng)與具有由多晶硅形成的溝道的元件相比時(shí)，該整體MOSFET元件的尺寸必須得到減小。這又意味著在制作這種整體MOSFET存儲元件時(shí)的困難將被加大。然而，由于該整體MOSFET具有較大的載流子遷移率，它能處理大的電流并適合于高速度操作，這是它的一個優(yōu)點(diǎn)。作為另一種形式，前述的滯后特性也可通過采用具有SOI(絕緣體上的硅)結(jié)構(gòu)的MOSFET來實(shí)現(xiàn)。該SOI結(jié)構(gòu)可通過在一個絕緣膜上生長單晶硅并通過在其中形成一個MOSFET來實(shí)現(xiàn)。由于該SOI MOSFET的柵極—溝道電容可被作得比整體MOSFET的小，與整體MOSFET相比，滯后特性可在較大的尺寸下實(shí)現(xiàn)。
以上的描述是在假定用于電子遷移的溝道是n型的情況下進(jìn)行的。但應(yīng)該指出的是，通過采用空穴也可實(shí)現(xiàn)類似的操作。另外，硅以外的半導(dǎo)體材料也可被用于形成溝道區(qū)。
另外，在前述描述中還假定柵極4位于溝道區(qū)3之下。然而，借助其中柵極位于溝道區(qū)之上的結(jié)構(gòu)也同樣能實(shí)現(xiàn)類似的操作。另外，可在溝道之上和之下分別設(shè)置柵極，以實(shí)現(xiàn)與前述的類似的操作和效果。另外，柵極可被橫向設(shè)置在溝道區(qū)的一個側(cè)面。再有，柵極可分別被設(shè)置在溝道的兩側(cè)。
現(xiàn)在，結(jié)合圖6對由具有上述結(jié)構(gòu)的半導(dǎo)體元件組成的集成存儲電路進(jìn)行描述。圖6顯示了存儲IC器件的結(jié)構(gòu)，在該存儲IC器件中采用了每一個均具有圖1所示的結(jié)構(gòu)的多晶硅存儲元件。在此方面，假定各個半導(dǎo)體元件或多晶硅存儲元件具有如圖7所示的滯后特性。更具體地，假定當(dāng)在柵極和源極之間加上了一個電壓Vw時(shí)，該存儲元件取邏輯“1”狀態(tài)(具有由Vh代表的高閾值的狀態(tài))，且當(dāng)在柵極和源極之間加上了電壓-Vw時(shí)，該存儲元件取邏輯“0”狀態(tài)(低閾值狀態(tài)Vt)。另一方面，當(dāng)在柵極和源極之間或在柵極與漏極之間加上了一個在-Vw/2至Vw/2之間的范圍內(nèi)的電壓時(shí)，閾值電壓沒有改變。圖7所示的特性與圖2所示的類似，只是閾值在總體上被降低了，且該特性可通過在制作存儲元件時(shí)在其溝道區(qū)中引入施主雜質(zhì)來實(shí)現(xiàn)。
參見圖6，半導(dǎo)體存儲元件MP1至MP4中的每一個都是由根據(jù)本發(fā)明的、具有圖1所示的結(jié)構(gòu)和圖7所示的滯后特性的半導(dǎo)體元件構(gòu)成的。這些半導(dǎo)體存儲元件中的每一個都具有與一條字引線相連的柵極端、一個與一條數(shù)據(jù)引線相連的漏極端和與地電勢相連的源極端。
在集成存儲電路中寫入數(shù)字?jǐn)?shù)據(jù)的操作，是通過圖6所示的數(shù)據(jù)引線驅(qū)動電路和字引線驅(qū)動電路以如下所述方式進(jìn)行配合而實(shí)現(xiàn)的。對于在存儲元件MP1中寫入邏輯“1”，字引線1上的電勢被設(shè)定為電壓電平Vw/2，而數(shù)據(jù)引線1上的電勢被設(shè)定為-Vw/2，同時(shí)其他的一些字引線和數(shù)據(jù)引線被設(shè)定在零電壓。其結(jié)果，一個電壓Vw被加到存儲元件MP1的柵極和漏極之間，后者因而取邏輯“1”狀態(tài)(高閾值狀態(tài)Vh)。在此時(shí)刻，除了存儲元件MP1以外的所有其他存儲元件都被加有不高于Vw/2的電壓。因此，這些其他存儲元件中的閾值電壓沒有發(fā)生改變。另一方面，對于在存儲元件MP1中寫入邏輯“0”，字引線1的電勢被設(shè)定為-Vw/2，而數(shù)據(jù)引線1的電勢被設(shè)定為Vw/2。因此，電壓-Vw被加在存儲元件MP1的柵極和漏極之間，從而使存儲元件MP1被設(shè)定在邏輯“0”狀態(tài)(低閾值狀態(tài)Vt)。在此時(shí)刻，除了存儲元件MP1以外的所有其他存儲元件都被加有不高于-Vw/2的電壓。因此，這些其他存儲元件的閾值未發(fā)生改變。
另一方面，按照以下方式進(jìn)行信息或數(shù)據(jù)的讀出(見圖6)。在數(shù)據(jù)引線驅(qū)動電路中，數(shù)據(jù)引線經(jīng)過一個負(fù)載元件而與一個電壓源相連。另一方面，數(shù)據(jù)引線的另一端與一個檢測放大器相連?，F(xiàn)在，考慮從存儲元件MP1讀出數(shù)據(jù)所涉及的操作。為此，所選擇的字引線1的電勢被設(shè)定到零伏特的電平，同時(shí)未被選擇的其他字引線2上的電勢被設(shè)定在-Vw/2的電壓。當(dāng)存儲元件MP1保持于邏輯“1”狀態(tài)時(shí)，這意味著存儲元件MP1處于關(guān)斷狀態(tài)(即非導(dǎo)通狀態(tài))且數(shù)據(jù)引線仍然處于邏輯高狀態(tài)。即使當(dāng)存儲元件MP2處于邏輯“0”狀態(tài)時(shí)，由于未被選擇的字引線處于電勢-Vw/2，故而沒有電流能流過存儲元件MP1。當(dāng)存儲元件MP1處于邏輯“0”狀態(tài)時(shí)，電流從數(shù)據(jù)引線1經(jīng)過存儲元件MP1流程向地線，造成數(shù)據(jù)引線1處的電勢的降低。這種電勢下降被檢測放大器放大，至此數(shù)據(jù)讀出操作結(jié)束。該存儲器件可以以這種方式實(shí)施。
在目前所考慮的存儲器件中，其周邊電路，諸如解碼器、檢測放大器、輸出電路等等，是通過采用以諸如圖8所示的排列形成在硅襯底的表面上的傳統(tǒng)整體MOSFET而實(shí)現(xiàn)的，且在這些周邊電路上通過插入一個絕緣膜來制作一個存儲單元陣列，后者包括每一個均具有圖1所示的結(jié)構(gòu)的存儲元件MP1至MP4。這是由于用于存儲元件MP1至MP4的多晶硅可被制作在整體MOSFET上。借助這種結(jié)構(gòu)，可省下在其他情況周邊電路必須占據(jù)的空間或面積，從而使該存儲器件能以大約兩倍于傳統(tǒng)動態(tài)RAM的集成密度來得到實(shí)現(xiàn)。另外，應(yīng)該指出的是在實(shí)際上存在于整體MOSFET和多晶硅晶體管層之間的引線層在圖8中被省略了。
如同從上述描述可以理解到的，借助根據(jù)本發(fā)明的本實(shí)施例的存儲器件的結(jié)構(gòu)，由于用單個存儲元件存儲單個比特信息的能力，可以實(shí)現(xiàn)具有高集成密度的集成存儲電路。另外，通過以一種分層成疊置結(jié)構(gòu)將存儲單元陣列疊置在周邊電路層上，可以進(jìn)一步提高集成密度。另外，不需要象在傳統(tǒng)的動態(tài)RAM的情況下所需要的那樣讀出大量電荷，但能以靜態(tài)方式在數(shù)據(jù)引線上產(chǎn)生信號。由于這種特征，可以進(jìn)一步改善精細(xì)結(jié)構(gòu)，而不會造成信/噪比(S/N比)的下降。另外，存儲的信息可被保持更長的時(shí)間，這意味著不再需要動態(tài)RAM情況下所要求的更新操作。所以，功率消耗可被降低到最小。此外，周邊電路可以以更簡單的配置實(shí)現(xiàn)。由于上述的特征，根據(jù)在本實(shí)施例中體現(xiàn)的本發(fā)明的教導(dǎo)，可以實(shí)現(xiàn)其集成密度至少為傳統(tǒng)的動態(tài)RAM的兩倍之高的半導(dǎo)體存儲器件，同時(shí)每一位的成本可至少被降低到傳統(tǒng)動態(tài)RAM所需的一半。當(dāng)然，保持或保存信息(數(shù)據(jù))所需的電功率可被大大降低。
在前述描述中，已經(jīng)假定低閾值電壓Vt具有負(fù)極性且高閾值Vh具有正極性，如圖7所示。然而，即使當(dāng)存儲元件的這些閾值電壓Vt和Vh被分別設(shè)定在更高的電平時(shí)，通過簡單地將柵極控制信號電平設(shè)定在相應(yīng)的更高電平，也能保證類似的操作。
隨后，參見圖9A至9B，將對制作根據(jù)本發(fā)明的本實(shí)施例的存儲元單和存儲器件的方法進(jìn)行描述。首先，在一個p型硅襯底14的表面上制作出一個n溝道MOS15和一個p溝道MOS16(即一個CMOS(互補(bǔ)金屬氧化物半導(dǎo)體器件))，隨后在CMOS器件上形成一個絕緣膜并形成金屬引線17(參見圖9A)。隨后淀積一個中間層絕緣膜18，且其表面得到平整以降低粗糙度。然后，在絕緣層18的該平整表面上形成將被用作存儲元件的柵極4的多晶硅區(qū)。為此，該多晶硅區(qū)被摻雜有高濃度的n型雜質(zhì)，以使它呈現(xiàn)低電阻。然后，在具有該柵極的絕緣層18上，借助化學(xué)汽相淀積方法(即縮寫為CVD的方法)，淀積出厚度在50nm數(shù)量級的SiO2膜，該膜將被用作柵極絕緣膜5，隨后淀積一個非晶硅層。在在非晶硅層上形成圖案之后，借助離子注入將諸如As、P或類似物的n型雜質(zhì)摻雜到源極區(qū)1和漏極區(qū)2中，并以約750℃的溫度進(jìn)行退火，從而形成多晶硅溝道3。最后，形成一個SiO2的保護(hù)或鈍化膜10。因此，可以制作出根據(jù)本發(fā)明的、具有高集成密度的存儲器件(參見圖9B)。在此方面，應(yīng)該補(bǔ)充的是在存儲器件的頂表面上可提供一個導(dǎo)電層，以達(dá)到對該存儲器件進(jìn)行噪聲屏蔽的目的，從而改善其可靠性。
實(shí)施例2圖10A和10B是剖視圖，顯示了根據(jù)本發(fā)明的第二實(shí)施例的存儲元件。一個SOI(在絕緣體上的硅)襯底被用作襯底，其中圖10B顯示了沿圖10A的a-a’線的剖視圖。一個源極區(qū)19和一個漏極區(qū)20均由具有高摻雜濃度和低電阻的n型硅區(qū)域構(gòu)成，其中一個由硅制成并在源極區(qū)19和漏極區(qū)20之間延伸的溝道21由細(xì)或薄引線構(gòu)成。在溝道21上形成有SiO2薄膜25。另外，在溝道區(qū)21上形成有一個用于借助硅籽晶粒約束載流子的存儲節(jié)24。在溝道區(qū)21的上面設(shè)置有一個柵極22，在柵極22和溝道區(qū)21之間設(shè)置有一個柵極絕緣膜23。
借助根據(jù)本實(shí)施例的該存儲元件的結(jié)構(gòu)，可降低溝道區(qū)21和柵極22之間的電容Cgc，因?yàn)闇系?1的引線寬度非常小。寫入和擦除操作可通過改變電勢電平來進(jìn)行。更具體地說，寫入可通過清除絕緣膜25提供的勢壘從而將電子從溝道區(qū)注入到存儲節(jié)24之中而進(jìn)行，而對于擦除存儲的信息，則把電子從存儲節(jié)24中抽出。因此，在根據(jù)本實(shí)施例的存儲元件中，把數(shù)據(jù)信息寫入存儲節(jié)24和從中擦除數(shù)據(jù)信息的操作可通過借助溝道輸送電子來實(shí)現(xiàn)。然而應(yīng)該指出的是，這些操作也可通過借助溝道區(qū)以外的其他區(qū)域的電子輸送來實(shí)現(xiàn)。這對以下將要描述的本發(fā)明實(shí)施例也是適用的。另外，雖然在根據(jù)本實(shí)施例的存儲元件中采用了硅來形成源極、漏極和溝道并用SiO2形成絕緣膜，但應(yīng)該理解的是源極和漏極也能用其他半導(dǎo)體材料或金屬來形成，且絕緣膜也可用其他化合物來形成，只要能實(shí)現(xiàn)滿足上述必要條件的電容Cgc。
另外，重要的是要指出，雖然在根據(jù)本實(shí)施例的存儲元件中存儲節(jié)24被設(shè)置在溝道21之上，但存儲節(jié)24也可被設(shè)置在溝道區(qū)之下或與溝道區(qū)成成橫向的位置。另外，雖然已經(jīng)描述用SOI襯底和單晶硅來形成源極、漏極和溝道，但應(yīng)該理解的是它們也可以象在第一實(shí)施例中那樣通過采用多晶硅來制成。在此情況下，可以看到與第一實(shí)施例的不同在于存儲節(jié)24是獨(dú)立設(shè)置的。還應(yīng)該進(jìn)一步指出，用于溝道區(qū)和存儲節(jié)之間的絕緣膜的材料不一定是與設(shè)置在柵極和存儲節(jié)之間的絕緣膜相同的材料。
雖然在根據(jù)本實(shí)施例的存儲元件和存儲器件中假定載流子是電子，但也可利用空穴作為基本等效的載流子來達(dá)到相同的效果。這對于以下將描述的實(shí)施例也是正確的。
根據(jù)體現(xiàn)在本實(shí)施例中的本發(fā)明的教導(dǎo)，存儲節(jié)24是利用具有小尺寸的晶體籽晶粒形成的，其中硅籽晶粒的存儲節(jié)24被柵極絕緣膜23和SiO2構(gòu)成的絕緣膜25所包圍或圍繞，以降低周圍的寄生電容。由于構(gòu)成存儲節(jié)24的籽晶粒的尺寸很小，其圍繞或總電容Ctt可根據(jù)本征電容確定。在半徑為r并被具有介電常數(shù)ε的材料所包圍的球面體的情況下，其本征電容為4πεr。例如，對于由具有10nm的籽晶粒尺寸的硅晶體籽晶粒構(gòu)成的存儲節(jié)，該存儲節(jié)的環(huán)繞或總電容Ctt為大約1aF。
圖11A和11B分別以立體圖和剖視圖示意并夸大地顯示了溝道區(qū)、載流子約束節(jié)和柵極。
參見圖12，當(dāng)柵極—源極電壓(即加在柵極和源極之間的電壓)如圖12所示地在一個第一電壓Vg0(零電壓)和一個第二電壓Vg1(5伏特)之間沿垂直方向進(jìn)行掃描時(shí)，漏極電流呈現(xiàn)出滯后特性。在此方面，在圖13A至13C和圖14A至14C中顯示了在圖11B中的平面b-b’和沿著該平面的有關(guān)電勢分布。之所以能夠使如圖12所示的滯后特性得以出現(xiàn)的原因?qū)⒃谙旅娼o予解釋。
在圖10所示的半導(dǎo)體存儲元件中，當(dāng)柵極和源極之間的電勢差Vgs為零時(shí)出現(xiàn)在溝道區(qū)21中的電勢分布被示意性地顯示在圖13A中。這對應(yīng)于圖12所示的狀態(tài)25。另外，假定漏極電流沿著與圖13A所在的平面垂直的方向流動。在以下的描述中，假定漏極—源極電壓與柵極電壓相比足夠地低，但應(yīng)該理解的是即使當(dāng)漏極和源極之間的電壓高時(shí)，以下的描述也是適合的。
現(xiàn)在參見圖13A，在被形成在溝道區(qū)21和存儲節(jié)24之間的勢壘25和周邊SiO2膜23所包圍的溝道區(qū)21中，有一個低能量電勢。因此，由硅籽晶粒構(gòu)成并被絕緣膜23和25所包圍的存儲節(jié)24(載流子約束區(qū))能夠俘獲或捕獲載流子或電子。另一方面，在溝道區(qū)21中沒有電子存在，因?yàn)樵诰哂械蛽诫s濃度的p型或n型或i型(本征半導(dǎo)體)的溝道區(qū)21中的導(dǎo)帶的能級，比具有高摻雜濃度的n型源極19中的導(dǎo)帶能級或具有高摻雜濃度的n型簡并源極區(qū)19中的費(fèi)米能級高很多。因此，沒有漏極電流的流動。
此外，載流子約束區(qū)或存儲節(jié)24中的能量比源極區(qū)19中的費(fèi)米能級高很多。因此，在區(qū)24中也不存在有電子。
當(dāng)柵極22和源極19之間的電勢差Vgs從零伏特增加到低閾值電壓Vt時(shí)，溝道區(qū)21中的電勢增大，其結(jié)果，溝道區(qū)21中的電子電勢能變低，如從圖13B可見，因而電子從源極19被引入到溝道區(qū)21中。因此，在源極和漏極之間出現(xiàn)了電流。
當(dāng)柵極電壓進(jìn)一步增大時(shí)，存在于溝道區(qū)21中的電子的數(shù)目也相應(yīng)地增大。然而，當(dāng)柵極—源極電壓Vgs達(dá)到一個寫入電壓Vg1時(shí)，存儲節(jié)24中的能量變低，同時(shí)溝道21和存儲節(jié)24之間的電勢梯度相應(yīng)增大。其結(jié)果，由于電子的熱能量分布和/或隧道現(xiàn)象(隧道效應(yīng))，通過清除勢壘25，在存儲節(jié)24中將捕獲至少一個電子。這對應(yīng)于從狀態(tài)27至狀態(tài)28的轉(zhuǎn)變，如圖12所示。
因此，由于捕獲在存儲節(jié)24中的一個電子以及電勢的增加，出現(xiàn)了一種庫侖禁運(yùn)，從而阻止了另一個電子被注入到存儲節(jié)24中，如圖14A所示。
以此方式，每次在存儲節(jié)24中捕獲一個電子，圖10所示的半導(dǎo)體存儲元件的閾值電壓就從低閾值電壓Vt改變到高閾值電壓Vhs，其原因?qū)⒃谙旅孢M(jìn)行解釋。
當(dāng)柵極—源極電壓Vgs從圖14A所示的狀態(tài)開始在范圍Vh(高閾值電壓)＜Vgs＜Vt(低閾值電壓V)中被降低時(shí)，溝道區(qū)21中的電子的數(shù)目減少。然而，由于在存儲節(jié)24和溝道21之間存在有勢壘25，在存儲節(jié)24中被俘獲或捕獲的電子仍然保持不變。
當(dāng)柵極22的電壓降低到一個使電勢差Vgs等于高閾值電壓Vh的電平時(shí)，源極19中的費(fèi)米能級變得與溝道21中的導(dǎo)帶能級相差kT數(shù)量級的幅度，其結(jié)果是溝道區(qū)中的幾乎所有電子都消失了(參見圖14B)。這對應(yīng)于圖12所示的狀態(tài)29。在此方面，應(yīng)該指出的是，不能再有漏極電流流動的閾值Vh變得比低閾值電壓Vt高出被俘獲在存儲節(jié)24中的電子的電荷那么多。
當(dāng)柵極—源極電壓Vgs進(jìn)一步降低到一個其變?yōu)榈扔诹惴氐碾娖綍r(shí)，存儲節(jié)24和溝道區(qū)21之間的電勢梯度相應(yīng)地變得更陡，其結(jié)果是，被俘獲在存儲節(jié)24中的電子由于隧道效應(yīng)和場效應(yīng)而被釋放—這種隧道效應(yīng)是由于電子的熱能量分布而造成的(參見圖14C)。電子被驅(qū)逐的狀態(tài)下的電勢情況與圖13A所示的初始電勢情況相同。這意味著半導(dǎo)體存儲元件恢復(fù)到了圖12所示的狀態(tài)25。
隨后，當(dāng)柵極—源極電壓Vgs隨著沿垂直方向進(jìn)行的重復(fù)掃描再次增大時(shí)，可以觀測到伴隨電子的俘獲/釋放的滯后現(xiàn)象。
在現(xiàn)在所考慮的存儲元件的結(jié)構(gòu)中，表達(dá)式(8)所給出的條件必須得到滿足，以根據(jù)電流來檢測單個電子的出現(xiàn)/消失。
下面，將描述根據(jù)本發(fā)明的本實(shí)施例的存儲元件或存儲器件的制作方法。如圖10A和10B所示，利用照相蝕刻方法在SOI襯底上形成源極區(qū)19、漏極區(qū)20和溝道區(qū)21。該溝道區(qū)是以細(xì)或薄引線的形式實(shí)現(xiàn)的。該源極和漏極區(qū)摻雜有高濃度的n型雜質(zhì)。相反，溝道區(qū)摻雜有低摻雜濃度的n型或i型雜質(zhì)或是p型的。然后，借助CVD(化學(xué)汽相淀積)方法淀積出SiO2膜25，隨后借助CVD方法形成晶體硅籽晶?；虼鎯?jié)24。
為了形成具有非常小的半徑r的硅晶體籽晶粒24(它將被用作存儲節(jié)24)，利用了在CVD淀積過程中初始形成的晶核，以形成晶體硅籽晶粒24。為此，利用CVD方法的晶體硅籽晶粒24的形成，應(yīng)該在低溫下進(jìn)行并在短時(shí)間內(nèi)完成。
實(shí)施例3圖15A和15B分別以截面的形式顯示了根據(jù)本發(fā)明的第三實(shí)施例的存儲元件，其中圖15B是沿著圖15A的a-a’線的剖視圖。根據(jù)本實(shí)施例的存儲元件或存儲器件與第二實(shí)施例的不同之處，在于第三實(shí)施例是以這樣的方式實(shí)現(xiàn)的，即其中溝道區(qū)33和載流子約束區(qū)或存儲節(jié)34被夾在一對柵極31和32之間。因此，在根據(jù)本實(shí)施例的存儲元件或存儲器件中，寫入和擦除操作不僅可以從第一柵極31進(jìn)行，而且可以通過第二柵極32的中介來進(jìn)行。
在根據(jù)本發(fā)明的第二實(shí)施例的存儲元件或存儲器件的情況下，可以期望載流子約束區(qū)中和溝道區(qū)及其附近的電勢情況在外部電勢改變的影響下會發(fā)生變化。對比之下，根據(jù)本實(shí)施例的存儲元件或存儲器件則不容易受這種外部電勢改變的影響，這是由于設(shè)置在兩側(cè)的柵極的屏蔽效應(yīng)而帶來的，從而提供了另一個優(yōu)點(diǎn)。
實(shí)施例4圖16A至16C顯示了根據(jù)本發(fā)明的第四實(shí)施例的存儲元件，其中圖16A是剖視圖，圖16B顯示了沿著圖16A的a-a’線取出的剖視圖，且圖16C是頂視平面圖。參見這些附圖，在其中在一個硅半導(dǎo)體晶體襯底中形成有源極35和漏極36的整體MOSFET的溝道區(qū)39的上方，形成有一個絕緣膜40，在后者上形成有多個硅晶體籽晶粒41。另外，在絕緣膜40和籽晶粒41上形成有一個絕緣膜42。另外，在絕緣膜42上淀積有一個第二柵極38。該柵極38具有這樣的形狀，即沿著連接源極35和漏極36的方向存在有一個間隙。在第二柵極38上方設(shè)置有一個第一柵極37，且在它們之間設(shè)置有一個絕緣膜43。源極35和漏極36均由具有高摻雜濃度的n型整體硅塊形成的區(qū)域構(gòu)成，其中在源極區(qū)35和漏極36之間夾有一個p型區(qū)44。
通過將一個具有正或十極性的電壓加到第一柵極37上，可在p型區(qū)44的表面部分中感生出電子，從而形成溝道39。在此情況下，第二柵極38的電勢被設(shè)定在低于第一柵極37的電平上，以使第二柵極38也作為一個靜電屏蔽電極而操作。其結(jié)果，只在位于與第二柵極38的細(xì)間隙相對的位置的區(qū)域中形成了溝道區(qū)45，從而使第一柵極37和溝道區(qū)39之間的有效電容Cgc能夠被作得更小。寫入和擦除操作，可通過按照與第三實(shí)施例中基本相同的方式改變第一柵極37或第二柵極38或襯底37的電勢來實(shí)現(xiàn)。
實(shí)施例5圖17A顯示了根據(jù)本發(fā)明的第五實(shí)施例的存儲元件的橫截面。電流流動的方向與該圖所在的平面垂直。溝道區(qū)和載流子約束區(qū)(存儲節(jié))以及其位于附近的區(qū)域被夸大地顯示出。源極和漏極是以與根據(jù)本發(fā)明的第二實(shí)施例的存儲元件相同的配置實(shí)現(xiàn)的。本實(shí)施例與第二實(shí)施例的不同之處，在于硅薄膜48被形成在位于硅溝道區(qū)46和硅晶體籽晶粒構(gòu)成的存儲節(jié)(載流子約束節(jié))47之間的SiO2絕緣膜49和50中。
溝道46中的載流子可經(jīng)過硅薄膜48而達(dá)到存儲節(jié)(載流子約束區(qū))47。圖17B顯示了在具有上述結(jié)構(gòu)的存儲元件中的電勢情況。參見圖17B，由于沿厚度方向的量子約束效應(yīng)，在硅薄膜48中發(fā)生能量移動52。硅薄膜48作為電子從硅溝道區(qū)46向載流子約束區(qū)(存儲節(jié))47遷移的勢壘，起著重要的作用。其結(jié)果，為了實(shí)現(xiàn)相同的勢壘效果，存在于溝道和載流子約束區(qū)之間的SiO2膜49和50的膜厚度之和，與其中采用了根據(jù)本實(shí)施例的結(jié)構(gòu)的存儲元件的溝道區(qū)和載流子約束區(qū)之間的SiO2膜的膜厚度相比，可以得到減小(參見諸如圖10A和10B)。因此，可基本輕絕緣膜的疲勞，從而增加存儲器的能夠被再次寫入的次數(shù)。
還應(yīng)該進(jìn)一步指出的是，上述利用量子約束效應(yīng)而實(shí)現(xiàn)的勢壘25，即使在載流子約束區(qū)所要處理的載流子的數(shù)目較大的情況下，對于防止絕緣膜的疲勞也是有效的。
實(shí)施例6下面結(jié)合圖18A至18C和圖19，描述根據(jù)本發(fā)明的半導(dǎo)體存儲器件的存儲器讀取電路的結(jié)構(gòu)。在以下的描述中，根據(jù)本發(fā)明的半導(dǎo)體存儲元件可以是前面結(jié)合圖1A至1D、圖6、圖10A和10B、圖15A和15B、圖16A至16C和圖17A與17B中所分別描述的元件中的一種，并通過象在圖18中那樣用實(shí)線表示載流子捕獲節(jié)(載流子約束區(qū))來標(biāo)明，以區(qū)別于傳統(tǒng)的場效應(yīng)晶體管。在圖18A至18C中，圖18A顯示了單個比特存儲單元的電路配置，圖18B顯示了在讀和寫操作中分別加到字引線W和數(shù)據(jù)引線D上的電壓，且圖18C用曲線圖顯示了用于實(shí)現(xiàn)存儲單元的半導(dǎo)體元件MM7中的漏極電流對柵極電壓(柵極—源極電壓)的依賴關(guān)系。該電路配置本身與前面結(jié)合圖6所描述的第一實(shí)施例的相同。
圖19顯示了用于讀出存儲在存儲單元MM1中的數(shù)據(jù)或信息的電路配置。不用說，在本發(fā)明所涉及的存儲器件中，大量的與存儲單元MM1類似的存儲單元被排列成一個陣列，雖然省略了對其的顯示，但這是不言而喻的。用于存儲信息的存儲單元MM1與已知的傳統(tǒng)MOSFET的不同，在于該存儲單元所能處理的電流值與該MOSFET的相比較要小。這是由于在根據(jù)本發(fā)明的存儲單元的情況下，柵極—溝道電容被設(shè)定得小的緣故。下面將描述一種用于高速而穩(wěn)定地讀出這種小電流值的結(jié)構(gòu)。由半導(dǎo)體存儲元件MM1構(gòu)成的存儲單元與數(shù)據(jù)引線D相連，后者又經(jīng)過一個數(shù)據(jù)引線選擇開關(guān)M5而與構(gòu)成一對差分放大器的輸入晶體管M9相連。與數(shù)據(jù)引線D成對設(shè)置的另一數(shù)據(jù)引線Dn相連的，是分別由半導(dǎo)體存儲元件MM5和MM6構(gòu)成的虛設(shè)單元。數(shù)據(jù)引線Dn通過數(shù)據(jù)引線選擇開關(guān)M6與構(gòu)成差分放大器的另一部分的輸入晶體管相連。
現(xiàn)在，描述用于從存儲單元MM1讀出數(shù)據(jù)的操作。圖20顯示了該讀出操作所涉及的信號的時(shí)序。假定在存儲單元MM1中寫入了邏輯“0”，因而存儲單元MM1處于低閾值電壓狀態(tài)。各個虛設(shè)單元MM5和MM6事先總是被寫入邏輯“0”。在讀取操作中，一個信號S2被設(shè)定在一個低電平，以將數(shù)據(jù)引線D和Dn都預(yù)充電到源極電壓Vr。同時(shí)信號S3和S4被設(shè)定在一個高電平，以使數(shù)據(jù)引線D和Dn分別與差分放大器的輸入晶體管M9和M10相連。另外，在同一時(shí)序，信號S5和S6被設(shè)定到該高電平，以啟動差分放大器，以使輸出OUT和OUTn彼此相等。通過將字引線W1和WD的充電電勢從低電平改變到高電平，存儲單元MM1和虛設(shè)單元MM5和MM6得到選擇。然后，存儲單元MM1取on狀態(tài)(導(dǎo)通狀態(tài))，使得數(shù)據(jù)引線D的電勢變低。同時(shí)，虛設(shè)單元MM5和MM6被設(shè)定到導(dǎo)通狀態(tài)，從而使數(shù)據(jù)引線Dn的電勢變低。然而，由于虛設(shè)單元MM5和MM6是相串聯(lián)的，其電流驅(qū)動能力與存儲單元MM1相比是很低的。因此，數(shù)據(jù)引線Dn的電勢改變比數(shù)據(jù)引線D的要平緩。當(dāng)數(shù)據(jù)引線D和Dn的數(shù)據(jù)被固定時(shí)，一個信號S6被設(shè)定在低電平，從而使差分放大器能采取準(zhǔn)備操作的狀態(tài)。數(shù)據(jù)引線D和Dn之間的電勢差被差分放大器所放大，其輸出OUT因而具有高電平，而其他的輸出OUTn則變成低的。在此時(shí)間點(diǎn)，從存儲單元MM1讀取邏輯“0”的操作完成。
當(dāng)存儲單元MM1處于邏輯“1”狀態(tài)(即，處于閾值為高且只有小電流流過的狀態(tài))時(shí)，數(shù)據(jù)引線D保持于預(yù)充電狀態(tài)，其結(jié)果，數(shù)據(jù)引線Dn的電勢降低得比數(shù)據(jù)引線D的快。所產(chǎn)生的差隨后被差分放大器放大，至此讀取操作完成。
對于從由半導(dǎo)體存儲元件MM2構(gòu)成的存儲單元讀出信息，半導(dǎo)體存儲元件MM3和MM4則起著虛設(shè)單元的作用。只要為各個數(shù)據(jù)引線提供單個的虛設(shè)單元就足夠了。因此，面積的要求可被降到最低。
借助上述電路布置，即使在數(shù)據(jù)引線D和Dn之間只出現(xiàn)有小的電勢差時(shí)，也能實(shí)現(xiàn)信息讀取操作。這意味著從數(shù)據(jù)引線D經(jīng)存儲單元MM1放電的電荷的量可以很小。借助于這些特征，可以實(shí)現(xiàn)高速操作。
在上述實(shí)施例的情況下，提供了虛設(shè)單元MM5和MM6的串聯(lián)連接，以作為使虛設(shè)單元電流大體等于存儲單元電流的一半的手段。然而，該基準(zhǔn)電勢，可通過將溝道的寬度減小一半或降低所施加的柵極電壓，而不是依賴于提供虛設(shè)單元的串聯(lián)連接，來得以實(shí)現(xiàn)。
圖21A和21B分別顯示了半導(dǎo)體存儲器件中的存儲單元的電路配置和其布置。更具體地，圖21A是電路圖，顯示了彼此相鄰地設(shè)置的四個存儲單元，而圖21B顯示了與圖21A所示的電路配置對應(yīng)的掩膜設(shè)置。與字引線W91相連的兩個存儲單元MM91和MM92共用同一個柵極，從而節(jié)省了所需的引線。另一方面，對于連接到同一數(shù)據(jù)引線D91的其他存儲單元MM93和MM91，其擴(kuò)散層彼此直接相連，以使存儲單元MM93和MM91都能共用一個觸點(diǎn)(CT)，從而相應(yīng)地減小了引線區(qū)域。
實(shí)施例7下面結(jié)合圖22A至22C和圖23，描述根據(jù)本發(fā)明的半導(dǎo)體存儲器件的另一實(shí)施例。借助該實(shí)施例的結(jié)構(gòu)，讀取操作可以以比根據(jù)第六實(shí)施例的半導(dǎo)體存儲器件更快的速度進(jìn)行。
在這些附圖中，圖22A顯示了包括由與同一子數(shù)據(jù)引線D相連的多個存儲單元MM51、MM52和MM53構(gòu)成的組件組成的存儲單元組的電路圖，圖22B顯示了在寫入和讀取操作中加在存儲元件MM51上的電壓，圖22C用曲線圖顯示了存儲元件MM51的特性，而圖23顯示了用每一個均具有圖22A所示的結(jié)構(gòu)的存儲單元組實(shí)現(xiàn)的半導(dǎo)體存儲器件的結(jié)構(gòu)。本實(shí)施例與第六實(shí)施例的不同，主要在于數(shù)據(jù)引線被分成主數(shù)據(jù)引線MD51和子數(shù)據(jù)引線D，以便以更高速進(jìn)行讀取操作。如從圖22A可見，存儲單元MM51、MM52和MM53的源極端與子數(shù)據(jù)引線D相連，而后者又與一個包括晶體管M53和M52并用PA51總體地表示的前置放大器相連。該前置放大器PA51具有與主數(shù)據(jù)引線MD51相連的輸出端(見圖23)。經(jīng)過相應(yīng)的前置放大器而與主數(shù)據(jù)引線MD51相連的是多個存儲單元組，這些存儲單元組中的每一個都具有上述的結(jié)構(gòu)。主數(shù)據(jù)引線MD51與由一個差分放大器構(gòu)成的主放大器MA51的一個輸入端相連。一列虛設(shè)單元由設(shè)置在一個陣列中的存儲單元組構(gòu)成。虛設(shè)單元(例如MM54)經(jīng)過前置放大器PA52而與另一主數(shù)據(jù)引線MD52相連。主數(shù)據(jù)引線MD52又與主放大器MA51的另一輸入端相連。用于虛設(shè)單元的前置放大器PA52是這樣設(shè)計(jì)的，即使得其電流驅(qū)動能力大約等于前置放大器PA51的一半。這可通過諸如將晶體管的溝道寬度減小一半來實(shí)現(xiàn)。
下面，將描述從存儲單元MM51讀出信息的操作。信息邏輯“0”事先被寫入虛設(shè)單元MM54中。首先假定信息邏輯“0”被存儲在存儲單元MM51中。首先，高電平電勢Vr被加到晶體管M51的柵極端S52，從而將源極端S51設(shè)定在到電勢，從而把子數(shù)據(jù)引線D設(shè)定在地電勢。隨后，為了選擇存儲單元組，高電平電勢被加到柵極端S53上，以將前置放大器PA51的晶體管M52設(shè)定在導(dǎo)通狀態(tài)。同時(shí)，將主數(shù)據(jù)引線MD51和MD52預(yù)充電到高電勢電平Vr。當(dāng)字引線W的電勢從低電平改變到高電平Vr時(shí)，存儲單元MM51變?yōu)閷?dǎo)通，從而使子數(shù)據(jù)引線D經(jīng)存儲單元MM51從源極端P(＝Vr)充電。其結(jié)果，晶體管M53被導(dǎo)通，這造成主數(shù)據(jù)引線MD51通過存儲單元MM52和MM53放電，使主數(shù)據(jù)引線MD51的電勢降低。通過類似的操作，與同一字引線相連的虛設(shè)單元MM54處于導(dǎo)通狀態(tài)。作為響應(yīng)，前置放大器PA52操作，以使主數(shù)據(jù)引線MD52被放電。因此，主數(shù)據(jù)引線MD52的電勢被降低。然而，由于前置放大器PA52的電流驅(qū)動能力與前置放大器PA51的相比要差些，所以主數(shù)據(jù)引線MD52的電勢下降的速率比主數(shù)據(jù)引線MD51的慢。因此，在主數(shù)據(jù)引線MD51和MD52之間出現(xiàn)了一個電勢差，后者從主放大器MA51進(jìn)行檢測，從而由主放大器MA51導(dǎo)出相應(yīng)的輸出信息。讀出邏輯“1”的操作也以類似的方式進(jìn)行。
在本實(shí)施例的情況下，存儲單元MM51僅驅(qū)動子數(shù)據(jù)引線D就足夠了。該子數(shù)據(jù)引線的特征在于寄生電容小，因?yàn)榕c子數(shù)據(jù)引線相連的存儲單元的數(shù)目少—在8個至22個的范圍內(nèi)，且因?yàn)樽訑?shù)據(jù)引線的長度短。因此，該子數(shù)據(jù)引線可由存儲單元或存儲元件MM51以高速驅(qū)動。同樣，也能實(shí)現(xiàn)主數(shù)據(jù)引線MD51的高速運(yùn)行，因?yàn)樗杀磺爸梅糯笃鱌A51以高速進(jìn)行驅(qū)動。
根據(jù)本實(shí)施例體現(xiàn)的本發(fā)明的教導(dǎo)，前置放大器PA51和PA52是這樣實(shí)施的，即它們在電流驅(qū)動能力方面有所不同，以便為差分放大器PA51產(chǎn)生一個基準(zhǔn)電壓。與其中電流被存儲單元本身降低了一半的第六實(shí)施例相比，其中電流電平在晶體管構(gòu)成的前置放大器中以更高的速率得到改變的本實(shí)施例的優(yōu)點(diǎn)，在于是更不容易受前述不一致性的影響。
另外，主放大器MA51可利用現(xiàn)有技術(shù)中已知的各種電路中的適當(dāng)一種來實(shí)現(xiàn)，諸如用在第六實(shí)施例的器件中的差分放大器、電流鏡式差分放大器電路等等。
在上述第六和七實(shí)施例的情況下，已經(jīng)假定存儲單元是由單個晶體管構(gòu)成的。然而應(yīng)該指出的是，該存儲單元也能以其他的配置實(shí)現(xiàn)，諸如圖24A至24E中所示的。更具體地說，圖24A顯示了一種存儲單元，其中設(shè)置了一個與柵極相對的后柵極，而溝道則位于后柵極和柵極之間。這種存儲單元結(jié)構(gòu)的優(yōu)點(diǎn)，在于當(dāng)多個存儲單元與同一個后柵極端相連時(shí)，通過把一個具有負(fù)極性的電壓加到后柵極上，就可以把這些存儲單元中包含的信息或數(shù)據(jù)同時(shí)設(shè)定成邏輯“0”。當(dāng)然，通過將具有+或正極性的電壓加到該后柵極上，也同樣可以把邏輯“1”寫入到這些存儲單元中。
在此方面，該后柵極端可通過利用半導(dǎo)體襯底本身、一個勢阱或類似裝置來實(shí)現(xiàn)。
圖24B顯示了一個存儲單元，其中端引線P平行于字引線延伸以使對存儲器件的控制能在一行一行的基礎(chǔ)上獨(dú)立地進(jìn)行。另一方面，圖24C顯示了一種存儲單元，其中端引線P與數(shù)據(jù)引線平行地延伸。另外，圖24D顯示了一種存儲單元，其中存儲元件MM73的柵極與數(shù)據(jù)引線相連接。在此情況下，端P可被省略，這有利于減小用于實(shí)現(xiàn)半導(dǎo)體存儲器件所用的面積。最后，圖24E顯示了一種存儲單元，其中存儲元件MM74的柵極與字引線相連接，且該存儲單元因而能保證與圖24D所示的存儲單元類似的優(yōu)點(diǎn)。
實(shí)施例8圖25A至25C和圖26顯示了根據(jù)本發(fā)明的第八實(shí)施例的半導(dǎo)體存儲器件。如圖25A所示，根據(jù)本實(shí)施例的存儲器件的存儲單元由一個電路構(gòu)成，該電路包括根據(jù)本發(fā)明的存儲元件MM21和與它串聯(lián)的開關(guān)FET(場效應(yīng)晶體管)M25。更具體地，字引線與該開關(guān)FET M25的柵極相連，以使從數(shù)據(jù)引線D加到存儲元件MM21上的電壓能被開關(guān)FET M25所中斷。因此，避免了將電壓加到與選定的存儲單元共用字引線或數(shù)據(jù)引線的非選定存儲單元上的必要。這又意味著根據(jù)本實(shí)施例的器件在數(shù)據(jù)保存特性方面比第六和七實(shí)施例更優(yōu)越，從而提供了又一個優(yōu)點(diǎn)。
根據(jù)本實(shí)施例的存儲單元的寫入操作是以如下方式進(jìn)行的。首先，考慮與寫入邏輯“0”有關(guān)的操作。一個電壓(Vcc+Vt)被加到所要選定的字引線上，同時(shí)零伏特的電勢電平被加到所要選定的數(shù)據(jù)引線上。其結(jié)果，開關(guān)FET M25被導(dǎo)通，從而使節(jié)N21取大約為地電勢的電平。由于源極端P處于Vcc/2的電壓電平，一個電壓—Vcc/2被跨接到存儲元件MM21的柵極和源極之間，從而使信息邏輯“0”被寫入存儲單元(參見圖25C)。隨后，考慮用于寫入邏輯“1”的操作。還是在這種情況下，電壓(Vcc+Vt)被加到字引線上，同時(shí)將電壓Vcc加到數(shù)據(jù)引線上，因此，電壓Vcc/2被加在存儲元件MM21的柵極和源極之間，從而將邏輯“1”寫入到存儲單元中(參見圖25C)。
用于從根據(jù)本實(shí)施例的存儲單元讀出數(shù)據(jù)或信息的操作，可以借助于與第六和七實(shí)施例中所用的相類似的方式進(jìn)行。然而，在本實(shí)施例中，本發(fā)明教導(dǎo)了一種布置，它使得讀/寫操作能在更低的源極電壓下進(jìn)行。參見圖26，對于從包括存儲元件MM25和開關(guān)FET MM21的存儲單元中讀出信息，字引線W21的電勢電平從地電勢電平被改變到了源極電壓Vcc，并且同時(shí)包括開關(guān)FET M27和存儲元件MM25和MM26的虛設(shè)單元的字引線WD22的電勢，被從低電平改變到了高電平。隨后的操作與第六實(shí)施例的相同，只是除了在輸出被固定之后，對于存儲單元的再寫入是由與檢測放大器的輸出端相連的寫入驅(qū)動器進(jìn)行的。例如，當(dāng)要把邏輯“1”寫入存儲元件MM21時(shí)，電壓Vcc被加到數(shù)據(jù)引線D上。在此情況下，一個大體等于Vcc的電壓被加到存儲元件MM21的柵極和源極之間，從而能將邏輯“1”寫入到存儲元件MM21中。另一方面，當(dāng)要寫入邏輯“0”時(shí)，數(shù)據(jù)引線被設(shè)定到地電勢電平。因此，電壓-Vcc/2被加到存儲元件MM21的柵極和源極之間，從而將邏輯“0”寫入到該存儲單元中。
在根據(jù)本實(shí)施例的存儲器件中，每次進(jìn)行數(shù)據(jù)讀取操作時(shí)，都依次進(jìn)行再寫入操作。借助這種布置，存儲元件MM21中保存的信息的數(shù)據(jù)從邏輯“0”到邏輯“1”的轉(zhuǎn)換將不會產(chǎn)生問題，只要這種轉(zhuǎn)換僅在出現(xiàn)了這樣的電勢差之后發(fā)生，即這種電勢差的幅度能夠使數(shù)據(jù)引線D和虛設(shè)數(shù)據(jù)引線Dn之間產(chǎn)生讀取操作。因此，讀出電壓Vr和寫入電壓Vcc/2可被設(shè)定在彼此較為接近的值或電平。這又意味著寫入電壓可被設(shè)定在一個低電平。在一個具體的例子中，讀出電壓Vr可被設(shè)定為3伏特，而寫入電壓Vcc/2可被設(shè)定在4伏特。對比之下，為了保證在前面結(jié)合第七實(shí)施例(見圖22C)描述的讀取操作中有效地防止信息或數(shù)據(jù)的倒相的發(fā)生，寫入電壓Vp必須被設(shè)定在大約為讀取電壓Vr的三倍之高。這需要將高電壓應(yīng)用到寫入操作。
圖27A和27B是電路圖，分別顯示了根據(jù)本實(shí)施例的存儲單元電路的類型。圖27A中顯示的存儲單元與圖25A中所示的不同之處，在于源極端P與存儲元件MM81的柵極相連。另一方面，在圖27B所示的存儲單元中，存儲元件MM82的柵極由從存儲單元外部施加的控制信號C控制。
圖28A和28B顯示了一個半導(dǎo)體存儲器件的電路配置和布置，該半導(dǎo)體存儲器件包括若干存儲單元，每一個存儲單元都具有如圖27A所示的、對應(yīng)于四比特的結(jié)構(gòu)。在這些圖中，存儲單元MM101至104均由前面結(jié)合第一實(shí)施例描述過的多晶硅存儲元件構(gòu)成。如從圖28B可見，相鄰的存儲單元的字引線由同一電極構(gòu)成，而一個觸點(diǎn)被兩個相鄰的存儲單元所共用并與數(shù)據(jù)引線相連。由此可以理解到，實(shí)現(xiàn)該存儲單元所需要的面積可大大地減小。
實(shí)施例9圖29A至29C顯示了根據(jù)本發(fā)明的第九實(shí)施例的存儲單元電路和讀取電路。更具體地，圖29A顯示了根據(jù)本實(shí)施例的存儲單元的電路圖，圖29B顯示了該存儲單元進(jìn)行的讀出和寫入操作中施加的電壓，而圖29C以曲線圖形式顯示了存儲單元中采用的存儲元件MM31和MM32的特性。根據(jù)本實(shí)施例的存儲單元的一個特征在于，在存儲元件MM31和MM32中寫入了補(bǔ)碼信息或數(shù)據(jù)。更具體地，對于寫入邏輯“1”，一個電壓Vcc被加到字引線W上，同時(shí)一個電壓Ve(具有負(fù)極性)被加到數(shù)據(jù)引線D上，其結(jié)果一個開關(guān)FET M33導(dǎo)通，從而將數(shù)據(jù)引線D的電勢加到節(jié)N31上，后者因而取得電勢電平Ve。由于電壓Ve被加到存儲元件MM32的柵極和源極之間，該源極被設(shè)定到低閾值狀態(tài)。對比之下，電壓(Vcc-Ve)被加到存儲元件MM31的柵極和源極之間，后者因而取高閾值狀態(tài)。對于在存儲單元中寫入邏輯“0”，數(shù)據(jù)引線D被設(shè)定在寫入電壓電平Vp。其結(jié)果，存儲元件MM31取低閾值狀態(tài)，且存儲元件MM32取高閾值狀態(tài)。在該寫入操作之后，數(shù)據(jù)引線的電勢電平被設(shè)定到Vcc/2，這使得大約為Vcc/2的電壓被分別加到存儲元件MM31和MM32的柵極和源極之間。在邏輯“1”狀態(tài)，數(shù)據(jù)引線D傾向于放電，而在邏輯“0”狀態(tài)，數(shù)據(jù)引線D被充電。這種趨勢或狀態(tài)由差分放大器檢測，以讀取數(shù)據(jù)或信息，如圖30所示。
在根據(jù)本發(fā)明的本實(shí)施例的存儲單元中，數(shù)據(jù)引線的電勢電平根據(jù)所要讀出的存儲單元信息或數(shù)據(jù)是邏輯“1”還是“0”而下降或上升。因此，可以將基準(zhǔn)電壓(Vcc/2)直接加到差分放大器的輸入端之一上。因此，不需要虛設(shè)單元，從而提供了一個優(yōu)點(diǎn)。在此方面，應(yīng)該注意的是在根據(jù)前述實(shí)施例的電路配置的情況下，虛設(shè)單元是必須提供的，因?yàn)閿?shù)據(jù)引線的電勢電平根據(jù)存儲單元數(shù)據(jù)是邏輯“1”還是“0”而得到保持還是被降低，是不確定的。
實(shí)施例10現(xiàn)在結(jié)合圖31A至31C描述根據(jù)本發(fā)明的進(jìn)一步的實(shí)施例的存儲單元電路，其中圖31A顯示了根據(jù)本發(fā)明的本實(shí)施例的用于單個比特的存儲單元電路，圖31B分別顯示了用于讀出和寫入操作的電壓，且圖31C以曲線圖顯示了存儲元件MM41和MM42的特性。在根據(jù)本實(shí)施例的存儲單元中，采用了這樣的布置，即每一個均具有圖27A所示的結(jié)構(gòu)的一對存儲單元可借助同一條字引線而得到選擇。為此，存儲元件MM41和MM42適于存儲互補(bǔ)的數(shù)據(jù)或信息。即，當(dāng)存儲元件MM41被設(shè)定在低閾值狀態(tài)時(shí)，存儲元件MM42被設(shè)定在高閾值狀態(tài)，反之也是一樣。因此，當(dāng)字引線在寫入操作之后被設(shè)定在高電勢電平時(shí)，在數(shù)據(jù)引線D和Dn之間出現(xiàn)了一個反映存儲元件MM41和MM42之間的電流驅(qū)動能力之差的電勢差。因此，通過將數(shù)據(jù)引線D和Dn連接到一個差分放大器的一對輸入端，就可以讀出存儲在該存儲單元中的信息或數(shù)據(jù)。
在根據(jù)本發(fā)明的本實(shí)施例的存儲單元或存儲器件中，可在不需要提供虛設(shè)單元且不需要產(chǎn)生用于差分放大器的基準(zhǔn)電勢電平的情況下，就保證穩(wěn)定的運(yùn)行。因此，電路設(shè)計(jì)可得到簡化。另外，通過采用圖33所示的存儲單元電路，可得到類似的優(yōu)點(diǎn)。
在實(shí)施例的前述描述中，假定采用了一個n溝道柵極絕緣場效應(yīng)晶體管作為開關(guān)元件。然而，顯然它可用其他類型的開關(guān)元件來代替。例如，可采用一個p溝道場效應(yīng)晶體管。在此情況下，加在柵極上的電壓的極性當(dāng)然必須被相反。
另外，在前述描述中，假定半導(dǎo)體存儲元件是n溝道類型的。然而顯然該存儲元件以及存儲器件可以用p溝道存儲元件(即能夠借助空穴操作的元件)來實(shí)現(xiàn)。
實(shí)施例11以上結(jié)合第六至第十實(shí)施例描述的半導(dǎo)體存儲器件或簡言之為存儲器的特征，在于信息或數(shù)據(jù)能夠得到保存而沒有被易失化。因此，與傳統(tǒng)的非易失存儲器相比，數(shù)據(jù)寫入操作所需的時(shí)間極其短，且對于再寫入操作的次數(shù)沒有限制。另外，由于該寫入操作是通過僅注入幾個電子來進(jìn)行的，所以能實(shí)現(xiàn)極其高速的寫入操作。對讀取操作的次數(shù)沒有限制的原因，可以用寫入是通過少數(shù)電子的運(yùn)動而實(shí)現(xiàn)的這一事實(shí)來解釋。
根據(jù)本發(fā)明的存儲器件可以非常有益地被用作數(shù)據(jù)處理系統(tǒng)中的微處理器的一個主存儲器，如圖34所示。由于根據(jù)本實(shí)施例的存儲器件是非易失的，信息一旦被存儲在該存儲器件中，即使在電源被中斷的情況下也能得到保存。由于這種特征，以硬盤或軟盤的形式實(shí)現(xiàn)的外部存儲器，可以由根據(jù)本發(fā)明的教導(dǎo)制成的存儲芯片來實(shí)現(xiàn)。另外，由于該主存儲器的非易失性，包含這種類型的主存儲器的計(jì)算機(jī)可立即恢復(fù)到電源中斷之前的狀態(tài)。
另外，通過用結(jié)合第六至第十實(shí)施例描述的半導(dǎo)體存儲器件作為微處理器中的高速緩沖存儲器存儲器，不僅該高速緩沖存儲器存儲器可被作成非易失的，而且該微處理器的功率消耗也能大大地得到降低。
如從前述描述中可見，根據(jù)本發(fā)明，提供了一種半導(dǎo)體存儲器件，它能在不需要低溫冷卻的情況下，以少量的存儲元件實(shí)現(xiàn)，這些存儲元件本身具有信息或數(shù)據(jù)存儲能力并同時(shí)降低了對實(shí)施面積的要求。因此，通過采用根據(jù)本發(fā)明的半導(dǎo)體存儲器件，可以實(shí)現(xiàn)具有高速再寫入操作的非易失存儲器件。
權(quán)利要求
1.一種半導(dǎo)體存儲器件，包括多個半導(dǎo)體元件，其每一個都包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；一個設(shè)置在所述源極區(qū)和所述漏極區(qū)之間并用于將它們連接起來的有效溝道區(qū)；一個柵極電極，它通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接；一個能級節(jié)，它形成在所述源極區(qū)和所述漏極區(qū)之間并位于所述有效溝道區(qū)中的電流路徑附近并用于俘獲至少一個載流子，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷，且其中所述多個半導(dǎo)體元件通過字引線和數(shù)據(jù)引線而得到控制。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其中當(dāng)各個所述半導(dǎo)體元件的所述柵極電極和所述源極或所述漏極之間的電勢差由Vgs代表時(shí)，所述電勢差Vgs被設(shè)定到一個用于寫入邏輯“1”的電壓從而使所述多個半導(dǎo)體元件中選定的一個的閾值電壓升高，且所述選定半導(dǎo)體元件的所述電勢差Vgs被從外部設(shè)定到一個用于寫入邏輯“0”的電壓，該用于寫入邏輯“0”的電壓低于所述邏輯“1”寫入電壓以降低所述半導(dǎo)體元件的閾值電壓，且其中所述邏輯“1”寫入電壓和所述邏輯“0”寫入電壓之間的電勢差被作為所述電勢差Vgs而加到所述選定半導(dǎo)體元件上且還有一個電勢差被附加地加到其所述源極和所述漏極之間的所述選定半導(dǎo)體元件上，以通過檢測所述選定半導(dǎo)體元件的漏極—源極電流來讀出信息。
3.根據(jù)權(quán)利要求2的半導(dǎo)體存儲器件，其中一個用于控制所述閾值電壓的上升或降低的電路和一個用于檢測所述電流的電路是由形成在一個單晶半導(dǎo)體襯底的表面區(qū)域上的場效應(yīng)晶體管構(gòu)成的，且其中所述多個所述半導(dǎo)體元件被形成在所述電路上且在它們之間設(shè)置有一個絕緣膜。
4.一種半導(dǎo)體存儲器件，包括多個存儲單元，其每一個都包括一個半導(dǎo)體元件，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；一個設(shè)置在所述源極區(qū)和所述漏極區(qū)之間并用于將它們連接起來的有效溝道區(qū)；一個柵極電極，它通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接；一個能級節(jié)，它形成在所述源極區(qū)和所述漏極區(qū)之間并位于所述有效溝道區(qū)中的電流路徑附近，用于俘獲至少一個載流子；其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；各個所述半導(dǎo)體元件的所述柵極電極與一條字引線相連接；各個所述半導(dǎo)體元件的一條源極—漏極通路連接在一條數(shù)據(jù)引線和一個操作電勢點(diǎn)之間；且其中所述多個存儲單元經(jīng)過所述字引線和所述數(shù)據(jù)引線而得到控制。
5.根據(jù)權(quán)利要求4的半導(dǎo)體存儲器件，其中所述半導(dǎo)體元件被一個半導(dǎo)體元件代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過設(shè)置在它們之間的一個有效溝道區(qū)而相互連接；一個柵極電極，它通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)；以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘；其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；其中各個所述半導(dǎo)體元件的所述柵極電極與一條字引線相連接；各個所述半導(dǎo)體元件的一條源極—漏極通路被連接在一條數(shù)據(jù)引線和一個操作電勢點(diǎn)之間；且其中所述多個存儲單元經(jīng)過所述字引線和所述數(shù)據(jù)引線而得到控制。
6.根據(jù)權(quán)利要求4的半導(dǎo)體存儲器件，其中所述半導(dǎo)體元件被一種半導(dǎo)體元件所代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接；一個柵極電極，該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)；以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘；其中所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個電容值被設(shè)定得大于所述柵極電極和所述載流子約束區(qū)之間的電容；且其中在所述載流子約束區(qū)周圍存在的總電容被這樣地設(shè)定，即使得由以下不等式表示的條件得到滿足q2/2Ctt＞kT其中Ctt代表所述總電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；各個所述半導(dǎo)體元件的所述柵極電極與一條字引線相連接；各個所述半導(dǎo)體元件的一條源極—漏極通路被連接在一條數(shù)據(jù)引線和一個操作電勢點(diǎn)之間；且其中所述多個存儲單元經(jīng)所述字引線和所述數(shù)據(jù)引線而得到控制。
7.根據(jù)權(quán)利要求4的半導(dǎo)體存儲器件，其中所述半導(dǎo)體元件被一種半導(dǎo)體元件所代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接；一個柵極電極，該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)，所述約束區(qū)被一個勢壘所包圍；信息的存儲是通過將載流子保持在所述載流子約束區(qū)中而實(shí)現(xiàn)的；以及一個薄膜結(jié)構(gòu)，它具有不大于9nm的厚度并且是由設(shè)置在所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個絕緣膜中的一種半導(dǎo)體材料制成的；其中各個所述半導(dǎo)體元件的所述柵極電極與一個字引線相連；各個所述半導(dǎo)體元件的一條源極—漏極通路連接在一條數(shù)據(jù)引線和一個操作電勢點(diǎn)之間；且其中所述多個存儲單元經(jīng)所述字引線和所述數(shù)據(jù)引線而得到控制。
8.一種半導(dǎo)體存儲器件，包括多個存儲單元，每一個存儲單元都包括一個半導(dǎo)體元件；所述半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；一個設(shè)置在所述源極區(qū)和所述漏極區(qū)之間并用于將它們連接起來的有效溝道區(qū)；一個柵極電極，它通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接；一個能級節(jié)，它形成在所述源極區(qū)和所述漏極區(qū)之間并位于所述有效溝道區(qū)中的電流路徑附近，用于俘獲至少一個載流子；其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；其中所述柵極電極與所述漏極相連；且其中各個所述半導(dǎo)體元件的一條源極—漏極通路連接在一條字引線和一條數(shù)據(jù)引線之間。
9.根據(jù)權(quán)利要求8的半導(dǎo)體存儲器件，其中所述半導(dǎo)體元件被一個半導(dǎo)體元件所代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接；一個柵極電極，該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)；以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘；其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；且其中所述柵極電極與所述漏極相連；且其中各個所述半導(dǎo)體元件的一條源極—漏極通路被連接在一條字引線和一條數(shù)據(jù)引線之間。
10.根據(jù)權(quán)利要求8的半導(dǎo)體存儲器件，其中所述半導(dǎo)體元件被一個半導(dǎo)體元件所代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接；一個柵極電極，該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)；以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘；其中所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個電容值被設(shè)定得大于所述柵極電極和所述載流子約束區(qū)之間的電容；且其中在所述載流子約束區(qū)周圍存在的總電容被這樣地設(shè)定，即使得由以下不等式表示的條件得到滿足q2/2Ctt＞kT其中Ctt代表所述總電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；其中所述柵極電極與所述漏極相連；且其中各個所述半導(dǎo)體元件的一條源極—漏極通路被連接在一條字引線和一條數(shù)據(jù)引線之間。
11.根據(jù)權(quán)利要求8的半導(dǎo)體存儲器件，其中所述半導(dǎo)體元件被一種半導(dǎo)體元件所代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接；一個柵極電極，該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)，所述約束區(qū)被一個勢壘所包圍；信息的存儲是通過將載流子保持在所述載流子約束區(qū)中而實(shí)現(xiàn)的；以及一個薄膜結(jié)構(gòu)，它具有不大于9nm的厚度并且是由設(shè)置在所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個絕緣膜中的一種半導(dǎo)體材料構(gòu)成的；其中所述柵極電極與所述漏極相連；且其中各個所述半導(dǎo)體元件的一條源極—漏極通路被連接在一條字引線和一條數(shù)據(jù)引線之間。
12.一種半導(dǎo)體存儲器件，包括多個存儲單元，每一個存儲單元都包括一個開關(guān)元件和一個半導(dǎo)體元件；所述半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；一個設(shè)置在所述源極區(qū)和所述漏極區(qū)之間并用于將它們連接起來的有效溝道區(qū)；一個柵極電極，它通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接；一個能級節(jié)，它形成在所述源極區(qū)和所述漏極區(qū)之間并位于所述有效溝道區(qū)中的電流路徑附近，用于俘獲至少一個載流子，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；其中所述柵極電極與所述漏極相連；且其中各個所述開關(guān)元件的一條源極—漏極通路與在一條數(shù)據(jù)引線和一個操作電勢點(diǎn)之間的各個所述半導(dǎo)體元件相串聯(lián)；各個所述開關(guān)元件的柵極經(jīng)過一條字引線而得到控制；從而使各個所述存儲單元都通過所述字引線和所述數(shù)據(jù)引線而得到控制。
13.根據(jù)權(quán)利要求12的半導(dǎo)體存儲器件，其中所述半導(dǎo)體元件被一個半導(dǎo)體元件代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過設(shè)置在它們之間的一個有效溝道區(qū)而相互連接；一個柵極電極，它通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)；以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘；其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；其中各個所述開關(guān)元件的一條源極—漏極通路與在一條數(shù)據(jù)引線和一個操作電勢點(diǎn)之間的各個所述半導(dǎo)體元件相串聯(lián)；各個所述開關(guān)元件的柵極經(jīng)過一條字引線而得到控制；從而使各個所述存儲單元都通過所述字引線和所述數(shù)據(jù)引線而得到控制。
14.根據(jù)權(quán)利要求12的半導(dǎo)體存儲器件，其中所述半導(dǎo)體元件被一個半導(dǎo)體元件代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過設(shè)置在它們之間的一個有效溝道區(qū)而相互連接；一個柵極電極，它通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)；以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘；其中所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個電容值被設(shè)定得大于所述柵極電極和所述載流子約束區(qū)之間的電容；且其中在所述載流子約束區(qū)周圍存在的總電容被這樣地設(shè)定，即使得由以下不等式表示的條件得到滿足q2/2Ctt＞kT其中Ctt代表所述總電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；其中各個所述開關(guān)元件的一條源極—漏極通路與在一條數(shù)據(jù)引線和一個操作電勢點(diǎn)之間的各個所述半導(dǎo)體元件相串聯(lián)；各個所述開關(guān)元件的柵極經(jīng)過一條字引線而得到控制；從而使各個所述存儲單元都通過所述字引線和所述數(shù)據(jù)引線而得到控制。
15.根據(jù)權(quán)利要求12的半導(dǎo)體存儲器件，其中所述半導(dǎo)體元件被一種半導(dǎo)體元件所代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接；一個柵極電極，該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)，所述約束區(qū)被一個勢壘所包圍；信息的存儲是通過將載流子保持在所述載流子約束區(qū)中而實(shí)現(xiàn)的；以及一個薄膜結(jié)構(gòu)，它具有不大于9nm的厚度并且是由設(shè)置在所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個絕緣膜中的一種半導(dǎo)體材料構(gòu)成的；其中各個所述開關(guān)元件的一條源極—漏極通路與在一條數(shù)據(jù)引線和一個操作電勢點(diǎn)之間的各個所述半導(dǎo)體元件相串聯(lián)；各個所述開關(guān)元件的柵極經(jīng)過一條字引線而得到控制；從而使各個所述存儲單元都通過所述字引線和所述數(shù)據(jù)引線而得到控制。
16.一種半導(dǎo)體存儲器件，包括多個存儲單元，每一個存儲單元都包括一個第一半導(dǎo)體元件，該第一半導(dǎo)體元件具有連接在一個第一操作電勢點(diǎn)和一個第一節(jié)之間的源極—漏極通路；一個第二半導(dǎo)體元件，該第二半導(dǎo)體元件具有連接在所述第一節(jié)和一個第二操作電勢點(diǎn)之間的源極—漏極通路；所述第一和第二半導(dǎo)體元件的每一個均由一個半導(dǎo)體元件構(gòu)成，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；一個設(shè)置在所述源極區(qū)和所述漏極區(qū)之間并用于將它們連接起來的有效溝道區(qū)；一個柵極電極，它通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接；一個能級節(jié)，它形成在所述源極區(qū)和所述漏極區(qū)之間并位于所述有效溝道區(qū)中的電流路徑附近并用于俘獲至少一個載流子，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；其中各個所述存儲單元作為邏輯“1”數(shù)據(jù)而存儲一種狀態(tài)，在該狀態(tài)下所述第一半導(dǎo)體元件的一個閾值電壓為低同時(shí)所述第二半導(dǎo)體元件的一個閾值電壓為高；且其中各個所述存儲單元作為邏輯“0”數(shù)據(jù)而存儲一種狀態(tài)，在該狀態(tài)下所述第一半導(dǎo)體元件的該閾值電壓為高同時(shí)所述第二半導(dǎo)體元件的該閾值電壓為低。
17.根據(jù)權(quán)利要求16的半導(dǎo)體存儲器件，其中構(gòu)成所述第一半導(dǎo)體元件的所述半導(dǎo)體元件被一個半導(dǎo)體元件所代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過設(shè)置在它們之間的一個有效溝道區(qū)而相互連接；一個柵極電極，它通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)；以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘；其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷。
18.根據(jù)權(quán)利要求16的半導(dǎo)體存儲器件，其中構(gòu)成所述第一半導(dǎo)體元件的所述半導(dǎo)體元件被一個半導(dǎo)體元件所代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過設(shè)置在它們之間的一個有效溝道區(qū)而相互連接；一個柵極電極，它通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)；以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘；其中所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個電容值被設(shè)定得大于所述柵極電極和所述載流子約束區(qū)之間的電容；且其中在所述載流子約束區(qū)周圍存在的總電容被這樣地設(shè)定，即使得由以下不等式表示的條件得到滿足q2/2Ctt＞kT其中Ctt代表所述總電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷。
19.根據(jù)權(quán)利要求16的半導(dǎo)體存儲器件，其中構(gòu)成所述第一半導(dǎo)體元件的所述半導(dǎo)體元件被一個半導(dǎo)體元件所代替，該半導(dǎo)體元件包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)；一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)；所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接；一個柵極電極，該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接；形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)，所述約束區(qū)被一個勢壘所包圍；信息的存儲是通過將載流子保持在所述載流子約束區(qū)中而實(shí)現(xiàn)的；以及一個薄膜結(jié)構(gòu)，它具有不大于9nm的厚度并且是由設(shè)置在所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個絕緣膜中的一種半導(dǎo)體材料構(gòu)成的。
20.一種半導(dǎo)體存儲器件，包括多個存儲單元，每一個存儲單元都包括一個第一半導(dǎo)體元件，該半導(dǎo)體元件具有連接在一個第一數(shù)據(jù)引線和一個操作電勢點(diǎn)之間的源極—漏極通路；以及一個第二半導(dǎo)體元件，該第二半導(dǎo)體元件具有連接在一個第二數(shù)據(jù)引線和該操作電勢點(diǎn)之間的源極—漏極通路；其中各個所述存儲單元作為邏輯“1”數(shù)據(jù)而存儲一種狀態(tài)，在該狀態(tài)下所述第一半導(dǎo)體元件的一個閾值電壓為低同時(shí)所述第二半導(dǎo)體元件的一個閾值電壓為高；且其中各個所述存儲單元作為邏輯“0”數(shù)據(jù)而存儲一種狀態(tài)，在該狀態(tài)下所述第一半導(dǎo)體元件的閾值電壓為高同時(shí)所述第二半導(dǎo)體元件的閾值電壓為低；所述第一和所述第二半導(dǎo)體元件中的每一個都由從以下元件組成的一個組中選出的一種元件構(gòu)成一種半導(dǎo)體元件，它包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)、一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)、一個設(shè)置在所述源極區(qū)和所述漏極區(qū)之間并用于將它們連接起來的有效溝道區(qū)、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接、一個形成在所述源極區(qū)和所述漏極區(qū)之間并位于所述有效溝道區(qū)中的電流路徑附近和用于俘獲至少一個載流子的能級節(jié)，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2(1)其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一電子的電荷；一種半導(dǎo)體元件，它包括一個源極區(qū)和一個漏極區(qū)—所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)、以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被如此地設(shè)定，以致滿足于由所述表達(dá)式(1)所給出的條件；一種半導(dǎo)體元件，它包括一個源極區(qū)和一個漏極區(qū)—所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)、以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘，其中所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個電容值被設(shè)定得大于所述柵極電極和所述載流子約束區(qū)之間的電容；且其中在所述載流子約束區(qū)周圍存在的總電容被這樣地設(shè)定，即使得由以下不等式表示的條件得到滿足q2/2Ctt＞kT (2)其中Ctt代表所述總電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一電子的電荷；以及一種半導(dǎo)體元件，它包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)、一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)—所述源極區(qū)和所述漏極區(qū)通過設(shè)置在所述源極區(qū)和所述漏極區(qū)之間的有效溝道區(qū)而相互連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)—所述約束區(qū)被一個勢壘所包圍，信息的存儲是通過將載流子保持在所述載流子約束區(qū)中而實(shí)現(xiàn)的、以及一個薄膜結(jié)構(gòu)—該薄膜結(jié)構(gòu)具有不大于9nm的厚度并且是由設(shè)置在所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個絕緣膜中的一種半導(dǎo)體材料構(gòu)成的。
21.根據(jù)權(quán)利要求20的半導(dǎo)體存儲器件，其中各個所述存儲單元進(jìn)一步包括第一和第二開關(guān)元件，所述第一開關(guān)元件具有與在所述第一數(shù)據(jù)引線和所述操作電勢點(diǎn)之間的所述第一半導(dǎo)體元件相串聯(lián)的源極—漏極通路；且所述第二開關(guān)元件具有與所述第二數(shù)據(jù)引線和所述操作電勢點(diǎn)之間的所述第二半導(dǎo)體元件相串聯(lián)的源極—漏極通路。
22.一種半導(dǎo)體存儲器件，包括多個存儲單元，每一個該存儲單元都包括一個第一半導(dǎo)體元件，該第一半導(dǎo)體元件具有連接在一個第一數(shù)據(jù)引線和一個操作電勢點(diǎn)之間的源極—漏極通路；多個虛設(shè)單元，每一個該虛設(shè)單元都包括一個第二半導(dǎo)體元件，該第二半導(dǎo)體元件具有連接在一個第二數(shù)據(jù)引線和所述操作電勢點(diǎn)之間的源極—漏極通路；一個差分放大器；其中在所述第一數(shù)據(jù)引線上的一個信號驅(qū)動所述差分放大器的一個第一輸入端，而在所述第二數(shù)據(jù)引線上的一個信號驅(qū)動所述差分放大器的一個第二輸入端；且其中數(shù)據(jù)是通過讀取所述差分放大器的一個輸出信號而從所述存儲單元中被讀出的；所述第一和所述第二半導(dǎo)體元件中的每一個都由從以下元件組成的一個組中選出的一種元件構(gòu)成一種半導(dǎo)體元件，它包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)、一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)、一個設(shè)置在所述源極區(qū)和所述漏極區(qū)之間并用于將它們連接起來的有效溝道區(qū)、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接、一個形成在所述源極區(qū)和所述漏極區(qū)之間并位于所述有效溝道區(qū)中的電流路徑附近并用于俘獲至少一個載流子的能級節(jié)，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足了由以下不等式給出的條件1/Cgc＞kT/q2(1)其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；一種半導(dǎo)體元件，它包括一個源極區(qū)和一個漏極區(qū)—所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)、以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被如此地設(shè)定，以致滿足于由所述表達(dá)式(1)給出的條件；一種半導(dǎo)體元件，它包括一個源極區(qū)和一個漏極區(qū)—所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)、以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘，其中所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個電容值被設(shè)定得大于所述柵極電極和所述載流子約束區(qū)之間的電容；且其中在所述載流子約束區(qū)周圍存在的總電容被這樣地設(shè)定，即使得由以下不等式表示的條件得到滿足q2/2Ctt＞kT (2)其中Ctt代表所述總電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；以及一種半導(dǎo)體元件，它包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)、一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)—所述源極區(qū)和所述漏極區(qū)通過設(shè)置在所述源極區(qū)和所述漏極區(qū)之間的有效溝道區(qū)而相互連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)—所述約束區(qū)被一個勢壘所包圍，信息的存儲是通過將載流子保持在所述載流子約束區(qū)中而實(shí)現(xiàn)的、以及一個薄膜結(jié)構(gòu)—該薄膜結(jié)構(gòu)具有不大于9nm的厚度并且是由設(shè)置在所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個絕緣膜中的一種半導(dǎo)體材料構(gòu)成的。
23.根據(jù)權(quán)利要求22的半導(dǎo)體存儲器件，其中還包括與所述第一數(shù)據(jù)引線相連的一個第一放大電路；一個第一主數(shù)據(jù)引線，所述第一放大電路的輸出端與該第一主數(shù)據(jù)引線相連；所述差分放大器的所述第一輸入端由在所述第一主數(shù)據(jù)引線上的一個信號驅(qū)動；一個與所述第二數(shù)據(jù)引線相連的第二放大電路；以及一個第二主數(shù)據(jù)引線，所述第二放大器的輸出端與該第二主數(shù)據(jù)引線相連；所述差分放大器的所述第二輸入端由在所述第二主數(shù)據(jù)引線上的一個信號驅(qū)動。
24.根據(jù)權(quán)利要求23的半導(dǎo)體存儲器件，其中所述第二放大電路是這樣設(shè)計(jì)的，即使得該第二放大電路具有小于所述第一放大電路的輸出電流驅(qū)動能力的輸出電流驅(qū)動能力。
25.一種半導(dǎo)體存儲器件，包括第一和第二半導(dǎo)體元件，這些第一和第二半導(dǎo)體元件中的每一個都由從以下元件組成的一個組中選出的一種元件構(gòu)成一種半導(dǎo)體元件，它包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)、一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)、一個設(shè)置在所述源極區(qū)和所述漏極區(qū)之間并用于將它們連接起來的有效溝道區(qū)、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接、一個形成在所述源極區(qū)和所述漏極區(qū)之間并位于所述有效溝道區(qū)中的電流路徑附近并用于俘獲至少一個載流子的能級節(jié)，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2(1)其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；一種半導(dǎo)體元件，它包括一個源極區(qū)和一個漏極區(qū)—所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)、以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被如此地設(shè)定，以致滿足了由所述表達(dá)式(1)給出的條件；一種半導(dǎo)體元件，它包括一個源極區(qū)和一個漏極區(qū)—所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)、以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘，其中所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個電容值被設(shè)定得大于所述柵極電極和所述載流子約束區(qū)之間的電容；且其中在所述載流子約束區(qū)周圍存在的總電容被這樣地設(shè)定，即使得由以下不等式表示的條件得到滿足q2/2Ctt＞kT (2)其中Ctt代表所述總電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；以及一種半導(dǎo)體元件，它包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)、一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)—所述源極區(qū)和所述漏極區(qū)通過設(shè)置在所述源極區(qū)和所述漏極區(qū)之間的有效溝道區(qū)而相互連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)—所述約束區(qū)被一個勢壘所包圍且信息的存儲是通過將載流子保持在所述載流子約束區(qū)中而實(shí)現(xiàn)的、以及一個薄膜結(jié)構(gòu)—該薄膜結(jié)構(gòu)具有不大于9nm的厚度并且是由設(shè)置在所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個絕緣膜中的一種半導(dǎo)體材料形成的；各個所述第一和第二半導(dǎo)體元件除了所述柵極電極之外還包括位于所述溝道附近的導(dǎo)電區(qū)；所述第一半導(dǎo)體元件的該導(dǎo)電區(qū)和所述第二半導(dǎo)體元件的導(dǎo)電區(qū)處于相互導(dǎo)通的狀態(tài)；其中所述諸導(dǎo)電區(qū)和所述有效溝道區(qū)之間的位置關(guān)系得到適當(dāng)設(shè)定，從而使所述第一和第二半導(dǎo)體元件的溝道的電勢能響應(yīng)于所述導(dǎo)電區(qū)的電勢的變化而同時(shí)發(fā)生改變。
26.一種半導(dǎo)體存儲器件，包括多個存儲單元，每一個所述存儲單元都包括一種半導(dǎo)體元件，該半導(dǎo)體元件具有連接在一條數(shù)據(jù)引線和一個操作電勢電平之間的一條源極—漏極通路；一個放大器，它具有由在所述數(shù)據(jù)引線上的信號驅(qū)動的輸入端；其中所述存儲單元的數(shù)據(jù)是通過讀取來自所述放大器的輸出信號而讀出的；且其中在所述數(shù)據(jù)讀出之后，通過根據(jù)所述放大器的輸出信在所述數(shù)據(jù)引線上號產(chǎn)生預(yù)定的一個寫入電壓來對所述存儲單元進(jìn)行再寫操作；所述半導(dǎo)體元件由從以下元件組成的一個組中選出的一種元件構(gòu)成一種半導(dǎo)體元件，它包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)、一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)、一個設(shè)置在所述源極區(qū)和所述漏極區(qū)之間并用于將它們連接起來的有效溝道區(qū)、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連接、一個形成在所述源極區(qū)和所述漏極區(qū)之間并位于所述有效溝道區(qū)中的電流路徑附近并用于俘獲至少一個載流子的能級節(jié)，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被設(shè)定得如此地小，以致滿足于由以下不等式給出的條件1/Cgc＞kT/q2(1)其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；一種半導(dǎo)體元件，它包括一個源極區(qū)和一個漏極區(qū)—所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)、以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容被如此地設(shè)定，以致滿足于由所述表達(dá)式(1)給出的條件；一種半導(dǎo)體元件，它包括一個源極區(qū)和一個漏極區(qū)—所述源極區(qū)與所述漏極區(qū)通過一個設(shè)置在它們之間的有效溝道區(qū)相連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)、以及存在于所述載流子約束區(qū)和所述有效溝道區(qū)之間的一個勢壘，其中所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個電容值被設(shè)定得大于所述柵極電極和所述載流子約束區(qū)之間的電容；且其中在所述載流子約束區(qū)周圍存在的總電容被這樣地設(shè)定，即使得由以下不等式表示的條件得到滿足q2/2Ctt＞kT(2)其中Ctt代表所述總電容，k代表玻爾茲曼常數(shù)，T代表以絕對溫度表示的操作溫度，且q代表一個電子的電荷；以及一種半導(dǎo)體元件，它包括一個構(gòu)成所述半導(dǎo)體元件的源極的源極區(qū)、一個構(gòu)成所述半導(dǎo)體元件的漏極的漏極區(qū)—所述源極區(qū)和所述漏極區(qū)通過一個設(shè)置在所述源極區(qū)和所述漏極區(qū)之間的有效溝道區(qū)而相互連接、一個柵極電極—該柵極電極通過設(shè)置在所述柵極電極和所述有效溝道區(qū)之間的一個柵極絕緣膜與所述有效溝道區(qū)相連接、形成在所述有效溝道區(qū)附近并用于約束載流子的至少一個載流子約束區(qū)—所述約束區(qū)被一個勢壘所包圍，信息的存儲是通過將載流子保持在所述載流子約束區(qū)中而實(shí)現(xiàn)的、以及一個薄膜結(jié)構(gòu)—該薄膜結(jié)構(gòu)具有不大于9nm的厚度并且是由設(shè)置在所述有效溝道區(qū)和所述載流子約束區(qū)之間的一個絕緣膜中的一種半導(dǎo)體材料構(gòu)成的。
27.一種半導(dǎo)體存儲元件，包括一個源極區(qū)和一個漏極區(qū)，它們均由一種半導(dǎo)體材料構(gòu)成；一個有效溝道區(qū)，它由一種半導(dǎo)體材料構(gòu)成并被設(shè)置在所述源極區(qū)和所述漏極區(qū)之間；一個柵極電極，它通過設(shè)置在它與所述有效溝道區(qū)之間的一個柵極絕緣膜而與所述有效溝道區(qū)相連；以及一個捕獲區(qū)，它被形成在所述有效溝道區(qū)之間并位于延伸在所述源極區(qū)和所述漏極區(qū)之間的一條電流路徑附近并用于俘獲至少一個載流子；其中所述捕獲區(qū)位于所述有效溝道區(qū)中并與所述電流路徑相距如此地近以致使所述捕獲區(qū)將一個電場效應(yīng)作用在所述電流路徑上，且其中所述電流路徑具有最大為10nm的厚度。
28.根據(jù)權(quán)利要求27的半導(dǎo)體存儲器件，其中所述柵極電極和所述有效溝道區(qū)之間的有效電容滿足由以下不等式給出的條件1/Cgc＞kT/q2其中Cgc代表所述有效電容，k代表玻爾茲曼常數(shù)，T代表用絕對溫度表示的操作溫度，且q代表一個電子的電荷。
29.根據(jù)權(quán)利要求27的半導(dǎo)體存儲元件，其中所述有效溝道區(qū)是由厚度不大于100nm的多晶半導(dǎo)體材料制成的，且所述捕獲區(qū)是由晶體籽晶粒邊界構(gòu)成的。
全文摘要
一種場效應(yīng)半導(dǎo)體元件,它是用少數(shù)元件實(shí)現(xiàn)的并具有較小的面積且能夠在不需要進(jìn)行低溫冷卻的情況下通過其存儲數(shù)據(jù),還涉及利用其的存儲器件。柵極—溝道電容被設(shè)定得如此地小,以致能根據(jù)該半導(dǎo)體場效應(yīng)晶體管元件電流的改變明確而清楚地檢測出捕獲區(qū)是否俘獲到了一個電子或空穴。通過檢測該半導(dǎo)體元件的閾值電壓由于在捕獲區(qū)中捕獲電子或空穴而產(chǎn)生的改變,就能在室溫下實(shí)現(xiàn)數(shù)據(jù)存儲。
文檔編號H01L31/113GK1173043SQ9711021
公開日1998年2月11日 申請日期1997年4月1日 優(yōu)先權(quán)日1993年8月19日
發(fā)明者矢野和男, 石井智之, 橋本孝司, 關(guān)浩一, 青木正和, 阪田健, 中込儀延, 竹內(nèi)干 申請人:株式會社日立制作所