專利名稱：用于制造快速電可擦可編只讀存儲器的存儲單元陣列的源區(qū)的方法
在制作傳統(tǒng)的快速電可擦可編只讀存儲器(EEPROM)的存儲單元時，半導(dǎo)體襯底的表面被局部氧化，即漏區(qū)、溝道區(qū)和源區(qū)以及源連接路徑被空出。隨后，柵區(qū)被熱氧化并且浮柵被沉積到該柵氧化物上。一個隔離層被沉積到浮柵上并且控制柵電極被沉積到該隔離層上。其中，控制柵電極起字線作用并在許多并列的存儲單元的浮柵上伸展。存儲單元是分別成對地沿垂直于字線的伸展方向設(shè)置的，使其漏區(qū)相鄰并使這些對存儲單元分別具有一個共同的漏極接口。所有的存儲單元的漏極接口通過連接路徑平行于字線地相互連接。人們把這種配置稱為“或非”門電路。
在下一個制作步驟中，控制柵電極在涉及該控制柵電極自對準地摻雜漏區(qū)和源區(qū)時用作掩膜。其中，源連接路徑和相互平行伸展的字線之間的間距取決于場氧化物棱及制造字線時的調(diào)整精度。
為了縮短兩個相鄰的存儲單元的字線的間距，也已公開的是，把字線用于自對準地注入處于字線之間的源區(qū)。
然而，這個源區(qū)的和位于字線之間的源連接路徑的電阻比較高，使存儲單元的讀特性變壞。
US 4 513 397公開了一種EEPROM，其中，每個存儲單元具有一個自已的源區(qū)和漏區(qū)，并公開了該EEPROM的制作方法。在制作過程中，為了限定各個存儲單元的位置，也是首先讓襯底的表面局部氧化。字線在相鄰的存儲單元的溝道區(qū)的上方伸展并形成控制柵。在字線之下方分別有一多晶硅路徑伸展，此多晶硅路徑只在相應(yīng)的溝道區(qū)的部分范圍上有一空檔，位于字線和多晶硅層之間的、用于積蓄電荷的浮柵電極伸過此空檔。字線和多晶硅路徑是電氣互連的。
DE 33 08 09 2 A1也公開了一個具有浮柵電極的存儲單元，其中，在浮柵電極之下設(shè)有一個多晶硅層，該多晶硅層有一空檔，浮柵電極伸過該空檔。而在此，多晶硅層用作控制柵電極。
WO 83/03167也公開了一種具有DE 33 08 092A1和US 4 513 397所描述的特征的、具有浮柵的存儲單元，其中，控制柵電極也或者是由位于浮柵電極之下的多晶硅層構(gòu)成，或者是由位于浮柵電極之上和之下的多晶硅層構(gòu)成。
因此，本發(fā)明的任務(wù)在于提供一種用于制作快速存儲單元的方法，該方法可使每個單元的面積盡可能地小，并且可獲得良好的讀特性。
解決以上任務(wù)的技術(shù)方案在于權(quán)利要求1所描述的方法。
在從屬權(quán)利要求中描述了本發(fā)明的優(yōu)選實施形式。
按照發(fā)明，為了實現(xiàn)場隔離，一個氧化硅-多晶硅-氧化硅疊層結(jié)構(gòu)被沉積到半導(dǎo)體襯底上。為了摻雜出源區(qū)和源連接路徑，敷上一個空出一個相應(yīng)的字線對的字線之間的區(qū)域的光刻膠掩膜。屆時，該光刻膠掩膜必須僅覆蓋字線的一部分并因此無需對該掩膜進行精確調(diào)準。通過高能注入，摻雜物則被自對準地朝字線注入。在隔離疊層過厚的情況下，多晶硅層上方的氧化硅在注入之前也可自對準地、各向同性地被刻蝕。
按照發(fā)明，隔離疊層中的多晶硅層連同源區(qū)形成較大的、短時接收電荷的電容，并據(jù)此產(chǎn)生存儲單元的較好的讀特性。其中，隔離疊層中的多晶硅層與相應(yīng)的阱電位相連。
為了進一步縮小存儲單元的面積，隔離疊層中的限定溝道區(qū)的溝槽是很窄的。按照發(fā)明，為此而需要的結(jié)構(gòu)寬度不是通過光刻制造的，而是作為各向異性刻蝕沉積到一個棱上的第一層和去除構(gòu)成這個棱的結(jié)構(gòu)的結(jié)果，通過制造一個微結(jié)構(gòu)建立的。
下面借助附圖通過一個實施例詳細說明本發(fā)明。附圖所示為

圖1一個在半導(dǎo)體襯底中實現(xiàn)的快速存儲單元的俯視圖；圖2沿圖1中的線AA′的橫斷面圖；圖3和4圖2所示的、經(jīng)過其它工藝步驟后的橫斷面圖；圖5A至5H在有氧化物-多晶硅-氧化物疊層隔離的情況下，一個快速存儲單元的溝道的按本發(fā)明的制造工藝次序示意圖；圖6沿圖1所示的一個快速存儲單元中的線BB′的橫斷面圖，其中有一個位于氧化物-多晶硅-氧化物疊層隔離層中的、發(fā)明的、窄的溝道。
在圖1中示出了用發(fā)明方法制出的快速存儲單元1的俯視圖。在圖中，存儲單元1的大小是用點劃線表示的。在未詳細繪出的半導(dǎo)體襯底中，一個漏區(qū)2和一個源區(qū)3是通過注入摻雜物限定的。一個被一個用劃線表示的浮柵覆蓋的溝道區(qū)4在漏區(qū)2和源區(qū)3之間伸展。其中，浮柵5是通過一個未詳細繪出的柵氧化物隔離的。在浮柵5之上敷有另一也未詳細繪出的隔離層。一個同時起字線6作用的控制柵電極6在該另一隔離層之上伸展。
其它的存儲單元沿所有的方向與圖1所示的快速存儲單元1直接相接。其中，沿一個存儲單元的源-溝道-漏方向并排設(shè)置的存儲單元分別或是具有一個共同的漏區(qū)2或是具有一個共同的源區(qū)3。在圖1中示出了相鄰的，具有同一源區(qū)3的存儲單元的字線6。
圖2示出了沿圖1中的線AA′的橫斷面圖。圖2表明，在半導(dǎo)體襯底10上敷有一薄的氧化層11。在該氧化層11上敷有一導(dǎo)電的多晶硅層12。在多晶硅層12上敷蓋有一氧化硅層13。導(dǎo)電的多晶硅層12有屏蔽作用。在上方的氧化硅層13上示意地示出了兩個相鄰的存儲單元的字線6。
通過在半導(dǎo)體襯底10中的摻雜，源區(qū)3和在源區(qū)3之間伸展的源連接路徑應(yīng)在字線6之間的范圍內(nèi)被制造。
為此，如圖3所示，首先把一個光刻膠掩膜敷到字線6和氧化硅層13上。該光刻膠層7借助光刻技術(shù)可不嚴格地被制造并在待制造的源區(qū)和源連接路徑的上方被去除。其中，光刻膠掩膜多寬地覆蓋字線是不重要的，據(jù)此，為了光刻膠掩膜7結(jié)構(gòu)化，無需對為此需要的曝光掩膜進行精確對準。
如圖4中的箭頭所示，通過高能注入摻雜物，半導(dǎo)體襯底10中的摻雜區(qū)8被制造。根據(jù)其具體位置，這些摻雜區(qū)或者是構(gòu)成源區(qū)3或者是構(gòu)成源連接路徑。如果隔離疊層結(jié)構(gòu)11、12、13太厚，在注入摻雜物之前，上方的氧化層13也可自對準地被刻蝕。
摻雜區(qū)8和導(dǎo)電的多晶硅層12形成積蓄電荷的電容，據(jù)此，存儲單元的讀特性被顯著改善，從而按照發(fā)明，可大大減少因源區(qū)8的導(dǎo)電性不好造成的影響。
在圖5A至5H中示出了，用于在半導(dǎo)體襯底上制造快速存儲單元的溝道區(qū)的溝槽的制造工藝的各個步驟。其中，相同的層標有相同的標號。
在半導(dǎo)體襯底100上制造了一薄的氧化層200。在該氧化層200上沉積了一摻雜的多晶硅層300。在該多晶硅層300上制造了氧化層400。在該氧化物-多晶硅-氧化物疊層隔離層200、300、400上又沉積了一多晶硅層500。在多晶硅層500上沉積了一TEOS(四乙基正硅烷)(Tetra-Ethvlen-Ortho-Silan)層并借助光刻技術(shù)制造出一個帶一個陡棱的結(jié)構(gòu)700。在該結(jié)構(gòu)700和多晶硅層500的暴露面上沉積出一氧化硅層600。這一狀態(tài)是在圖5A中示出的。
氮化硅層600被各向異性的再刻蝕，使其在靠結(jié)構(gòu)700的棱邊只保留該氮化硅層600的殘余800，即一個所謂的側(cè)墻。然后去除結(jié)構(gòu)700并使其下方的多晶硅層500氧化。靠結(jié)構(gòu)700的棱邊殘留的側(cè)墻800起氧化屏障作用，據(jù)此，只有圍在該側(cè)墻周圍的多晶硅層500被氧化并在側(cè)墻800周圍形成一氧化層900。該狀態(tài)是在圖5B中示出的。
然后，側(cè)墻800被去除。但相對于氧化硅和多晶硅，須均能選擇性地對側(cè)墻800進行刻蝕。通過把氮化硅用于第一層使該條件得到滿足。也可采用其它的材料，主要的是，這些材料可相對選擇性地被刻蝕。
在圖5C中示出的是，在建立小的結(jié)構(gòu)寬度的同時，如何能以傳統(tǒng)方式借助光刻掩膜20制造另一結(jié)構(gòu)。光刻掩膜20用于在氧化硅層900中刻蝕出一些區(qū)域。隨后再去除光刻掩膜20，并借助用作刻蝕掩膜的氧化層900，使位于其下方的多晶硅層500各向異性地被刻蝕。該狀態(tài)是在圖5D中示出的。
如圖5E所示，隨后，氧化硅層900各向異性地被刻蝕，據(jù)此，氧化層400同時被部分刻蝕。
隨后，多晶硅層500各向異性地被刻蝕，據(jù)此，多晶硅層300同時被結(jié)構(gòu)化。該狀態(tài)是在圖5F中示出的。
如圖5G所示的那樣，薄的氧化層200被刻蝕，據(jù)此，上方的氧化層400也被刻蝕。隨后，如圖5H所示，半導(dǎo)體襯底100的暴露部分被熱氧化至所需的氧化厚度。據(jù)此，多晶硅層200的事前曾暴露的棱也被氧化物覆蓋并從而重新被隔離。
在圖5H的右部示出了一個“正常的”結(jié)構(gòu)寬度，該結(jié)構(gòu)寬度可通過一個傳統(tǒng)的光刻步驟制造，并且譬如快速存儲單元的漏區(qū)需要該結(jié)構(gòu)寬度。在圖5H的左部示出了可用發(fā)明的方法制造的很小的結(jié)構(gòu)寬度，該結(jié)構(gòu)寬度是特別有利于快速存儲單元的溝道區(qū)的。
為了實現(xiàn)一個快速存儲單元，如在圖6中所示的那樣，其中相同的部位標有與在以上的圖中的相同的標號，一導(dǎo)電層5作為浮柵必須被沉積，在該導(dǎo)電層5上，在隔有隔離層9的情況下沉積有另一作為控制柵的導(dǎo)電層6。通過這個小的結(jié)構(gòu)寬度4可產(chǎn)生一個很窄的隧道區(qū)，據(jù)此，大的耦合系數(shù)成為可能并從而可縮小編程電壓和清除電壓。此外，由于溝道窄小，存儲單元也隨之變小。
權(quán)利要求
1.用于制造快速EEPROM單元陣列的源區(qū)的方法，具有如下步驟a)形成一個氧化硅-多晶硅-氧化硅層結(jié)構(gòu)(11、12、13)，b)通過刻蝕一個通過層結(jié)構(gòu)(11、12、13)中的至少位于上部的氧化硅層(13)和多晶硅層(12)的溝槽，各一個單元(1)的一個溝道區(qū)(4)被限定，c)通過熱氧化，單元的位于下部的氧化硅層(11)的厚度被限定并在多晶硅層(12)和溝槽之間造成隔離，d)分別有一個伸入單元(1)的溝槽中的浮柵電極(5)被形成，e)一隔離層(9)被建立在單元的浮柵電極(5)上，f)在隔離層(9)上伸展的字線(6)被形成，這些字線(6)在浮柵電極(5)的上方起控制柵電極作用，g)一個光刻掩膜(7)被如此地敷上，使該光刻掩膜(7)至少部分地覆蓋字線(6)并空出字線(6)間的、構(gòu)成源區(qū)(3、8)的范圍，h)通過注入摻雜物，源區(qū)自對準地在相應(yīng)的字線(6)之間被制造。
2.按照權(quán)利要求1所述的方法，其特征在于，在注入摻雜物之前，層結(jié)構(gòu)(11、12、13)中的位于上部的氧化硅層(13)涉及字線(6)自對準地被去除。
3.按照權(quán)利要求1或2所述的方法，其特征在于，限定溝道區(qū)(4)的溝槽是很窄的，并作為各向異性地刻蝕一個沉積到一個棱上的第二層(600)和去除構(gòu)成該棱的結(jié)構(gòu)(700)的結(jié)果，通過制造一個側(cè)墻結(jié)構(gòu)(800)被制造，其中，側(cè)墻結(jié)構(gòu)(800)的寬度大致等于沉積的第二層(600)的厚度，并且該側(cè)墻結(jié)構(gòu)(800)在位于側(cè)墻結(jié)構(gòu)(800)下方的第一層(500)氧化時是氧化屏障，使旁側(cè)與側(cè)墻結(jié)構(gòu)(800)相鄰的氧化層(900)在去除側(cè)墻(800)后，用作位于其下方的第一層(500)和其下各層的刻蝕掩膜，其中，第一和第二層(500，600)及氧化層(900)的材料應(yīng)具備的性能在于，這些材料能分別選擇性地被刻蝕。
4.按照權(quán)利要求3所述的方法，其特征在于，第二層(600)含有氮化硅并且第一層(500)含有多晶硅。
5.按照權(quán)利要求3或4所述的方法，其特征在于，第一層(500)被敷蓋到氧化硅-多晶硅-氧化硅層結(jié)構(gòu)(200、300、400)上。
6.按照權(quán)利要求3至5之一所述的方法，其特征在于，一分別位于最上方的層被用作一位于其下方的層的刻蝕掩膜。
全文摘要
在一個快速存儲單元(1)中,場隔離是通過一個氧化物－多晶硅－氧化物疊層隔離結(jié)構(gòu)(11、12、13)進行的。通過涉及兩個相鄰的存儲單元(1)的字線(6)自對準地注入摻雜物,用于制造源區(qū)(3)和源連接路徑,可縮小存儲單元(1)的面積。通過發(fā)明的場隔離,摻雜區(qū)(8)和隔離層中的多晶硅層(12)之間的電容被建立,該電容可改善存儲單元(1)的讀特性。
文檔編號H01L29/788GK1196831SQ96197043
公開日1998年10月21日 申請日期1996年9月10日 優(yōu)先權(quán)日1995年9月19日
發(fā)明者M·克貝爾 申請人:西門子公司