專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，特別是，涉及具備通過層間絕緣膜疊置多晶硅的布線，而構(gòu)成的多層布線構(gòu)造的超LSI(超大規(guī)模集成電路)及其制造方法。
靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access MemorySRAM)的存儲(chǔ)單元，一般是由構(gòu)成觸發(fā)電路的一對(duì)MOS晶體管、控制觸發(fā)電路的輸出端與數(shù)據(jù)線連接/不連接的2個(gè)MOS晶體管(傳輸門)，及成為觸發(fā)電路負(fù)載的2個(gè)高電阻構(gòu)成。
然而，近年來， 隨著SRAM的高集成度化進(jìn)展，可以使用，以采用薄多晶硅膜構(gòu)成的2個(gè)MOS晶體管，來置換作為觸發(fā)電路負(fù)載的2個(gè)高電阻而成的存儲(chǔ)單元構(gòu)造。一個(gè)存儲(chǔ)單元成為由6個(gè)MOS晶體管構(gòu)成。
使用薄多晶硅膜形成的MOS晶體管(Thin FilmTransistorTFT)，是通過選擇性地將雜質(zhì)導(dǎo)入層間絕緣膜上形成的多晶硅膜中，形成源層和漏層而制成。并且，多晶硅膜也用作布線層。
也就是，多層薄膜多晶硅，既作為布線，而且也使用作為TFT的構(gòu)成要素。
一方面，當(dāng)LSI制造時(shí)，為了減少制造工序數(shù)，有使制造工序共用化的必要。在這種制造工序共用化的要求下，如果使用上述的多層薄膜多晶硅，既作為布線，也作為TFT的構(gòu)成要素而構(gòu)成微細(xì)電路，則不得已，在電流通路中要出現(xiàn)不要的反向二極管，已經(jīng)本發(fā)明人研究解決了。
這時(shí)，介于電流通路中的反向二極管，妨礙電流供給，使電路特性降低。
因此，就有必要通過使反向二極管的漏電流增大，供給實(shí)現(xiàn)所希望的電路特性的必要的電流。
但是，反向二極管是由多晶硅的PN結(jié)構(gòu)成，關(guān)于這種PN結(jié)的漏電流特性，以前沒有作過任何解釋，也沒有使漏電流增大的適當(dāng)方法。
因此，本發(fā)明的一個(gè)目的在于，在多晶硅PN結(jié)二極管(反向二極管)介于電流通路中的情況下，使二極管的漏電流，也就是，使反向流動(dòng)的電流增大，以實(shí)現(xiàn)必要的電流供給能力，并實(shí)現(xiàn)基本的半導(dǎo)體制造技術(shù)。還有，另一個(gè)目的在于提供一種超高集成且高性能的半導(dǎo)體裝置。
在本發(fā)明中，在使用薄膜多晶硅，既作為布線，也作為TFT(ThinFilm Transistor)的構(gòu)成要素的微細(xì)半導(dǎo)體裝置內(nèi)，當(dāng)把反向的二極管結(jié)介于由多晶硅構(gòu)成的電流通路中時(shí)，使其反向二極管的漏電流增大，并確保必要的電流供給能力。漏電流的增大，或者可通過將由多晶硅構(gòu)成的二極管PN結(jié)面的濃度梯度作成很陡，或者使結(jié)面附近非結(jié)晶化而被實(shí)現(xiàn)。
舉例說，作為大規(guī)模的SRAM的存儲(chǔ)單元，和作為觸發(fā)電路的負(fù)載，使用薄膜多晶硅構(gòu)成的TFT型單元時(shí)，能經(jīng)由反向二極管，向多個(gè)存儲(chǔ)單元供給足夠的電流。因此，可實(shí)現(xiàn)超高集成度的存儲(chǔ)IC。
本發(fā)明的半導(dǎo)體裝置，具有由一定厚度的第1導(dǎo)電型的第1多晶硅層、和與該第1多晶硅層連接，且比該第1多晶硅層的厚度還要薄的第2導(dǎo)電型的第二多晶硅層構(gòu)成的PN結(jié)二極管，并且該第1多晶硅層內(nèi)的第1導(dǎo)電型雜質(zhì)的厚度方向的濃度分布，在與該第2多晶硅的結(jié)面附近，成為具有象峰狀那樣的分布。
多晶硅的PN結(jié)二極管成為，將其結(jié)面的濃度梯度作成很陡，隨著反向偏置電壓的增大，漏電流急劇增加。利用這種現(xiàn)象，在PN結(jié)二極管產(chǎn)生大的漏電流，因而能向負(fù)載電路供給必要的電流。
并且，本發(fā)明的一個(gè)較好的方案中，電壓(電流)供給用的導(dǎo)體層與厚N型層連接，薄P型層與該N該層連接，在該P(yáng)型層上形成負(fù)載電路。
因?yàn)镹型層的厚度厚，所以能夠與導(dǎo)體層有良好的電連接。
并且，在本發(fā)明的較好的一個(gè)方案中，使用砷(As)作為多晶硅層的N型摻雜劑。
并且，本發(fā)明的半導(dǎo)體裝置的制造方法的一種較好的方案，具有在半導(dǎo)體襯底上形成第1絕緣層的工序、在該第1絕緣層上，形成具有規(guī)定厚度的，不摻雜的第1多晶硅層的工序、通過離子注入法將N型雜質(zhì)導(dǎo)入到第1多晶硅層內(nèi)的工序以便該第1多晶硅層內(nèi)的雜質(zhì)的厚度方向的濃度分布在該第1多晶硅層的表面附近為具有象峰那樣的分布，在該第1多晶硅層上形成第2絕緣層的工序、在該第2絕緣層的一部分形成開口部，并使上述第1多晶硅層的表面一部分露出的工序、在該第2絕緣層上形成通過該開口部與該第1多晶硅層連接且比該第1多晶硅層還要薄而且是P型的第2多晶硅層的工序、在該第2多晶硅層上形成第3絕緣層的工序、形成貫通該第2與第3絕緣層的開口部使該第2多晶硅層表面露出的工序、以及在該第3絕緣層上，形成通過貫通該第2與第3絕緣層的開口部與該第2多晶硅層連接的導(dǎo)體層。
為用離子注入法將雜質(zhì)導(dǎo)入不摻雜的多晶硅層中，以便能在多晶硅層表面附近獲得雜質(zhì)濃度的峰值，并且能進(jìn)行精確控制。因此，使PN結(jié)二極管的結(jié)面雜質(zhì)濃度梯度變成很陡，以增大漏電流。
并且，在本發(fā)明的較好的一個(gè)方案中，厚的多晶硅層厚度在100～200mm的范圍內(nèi)，將砷(As)離子注入該厚的多晶硅層時(shí)的加速電壓能量為40Kev～70Kev，并且劑量是3×1015atms/cm2上～1×1016atms/cm2的范圍。
在本發(fā)明的半導(dǎo)體裝置的較好的一個(gè)方案中，具有在半導(dǎo)體襯底上設(shè)置的第1絕緣層、在該第1絕緣層上，形成具有規(guī)定厚度，且其表面的一部分選擇性地成為非結(jié)晶狀態(tài)的N型第1多晶硅層、在該第1多晶硅層上形成，且在與成為該第1多晶硅層的上述非結(jié)晶狀態(tài)區(qū)域?qū)?yīng)處設(shè)置開口部的第2絕緣層、在該第2絕緣層上形成，并通過其開口部與上述第1多晶硅層連接，比該第1多晶硅層要薄的P型第2多晶硅層、在該第2多晶硅層上形成的第3絕緣層、在該第3絕緣層上形成，并且通過貫通該第2和第3絕緣層而形成的開口部與第1多晶硅層連接的導(dǎo)體層、以及與該第2多晶硅層電連接的負(fù)載電路；從該導(dǎo)體層，經(jīng)由用該第1和第2多晶硅層構(gòu)成的反向結(jié)二極管，向該負(fù)載電路供給電流。
由于將多晶硅的PN結(jié)二極管的結(jié)面附近作成非結(jié)晶狀態(tài)，所以漏電流增大了。
并且，通過對(duì)多晶硅層有選擇地進(jìn)行高濃度的離子注入，PN結(jié)二極管的結(jié)面附近的非結(jié)晶狀態(tài)是可能實(shí)現(xiàn)的。向多晶硅層的離子注入劑量，較好地是，1×1015atms/cm2以上。
并且，在本發(fā)明的半導(dǎo)體裝置的較好的一個(gè)方案中，具有許多對(duì)位線、連接在各自一對(duì)位線間，而且通過公共字線進(jìn)行驅(qū)動(dòng)的多個(gè)存儲(chǔ)單元、用于向該多個(gè)存儲(chǔ)單元供給電流的公共電流通路、以及介于上述公共的電流通路之間的反向二極管，該反向二極管是連接不同導(dǎo)電型的多晶硅構(gòu)成的結(jié)型二極管。
并且，在本發(fā)明的半導(dǎo)體裝置的較好的一個(gè)方案中，具有多數(shù)對(duì)位線、連接在各自一對(duì)位線間，并且通過公共字線進(jìn)行驅(qū)動(dòng)的多個(gè)存儲(chǔ)單元、用于向多個(gè)存儲(chǔ)單元進(jìn)行電源電壓供給的電源線、與該電源線連接，用于向多個(gè)存儲(chǔ)單元供給電流的公共電流通路、介于該公共電流通路之間的反向二極管、以及使該公共電流通路與上述存儲(chǔ)單元中的每一個(gè)連接的布線層；其特征在于該存儲(chǔ)單元中的一個(gè)，是由構(gòu)成觸發(fā)電路的1對(duì)N型絕緣柵型場效應(yīng)晶體管、設(shè)置在上述觸發(fā)電路的2個(gè)輸出端的每一個(gè)與1對(duì)位線的每一條之間的，作為傳輸門的1對(duì)N型絕緣柵型場效應(yīng)晶體管、上述觸發(fā)電路的輸出端與成為上述傳輸門的絕緣柵型場效應(yīng)晶體管的公共連接點(diǎn)、以及設(shè)置在電源線之間的作為上述觸發(fā)電路負(fù)載的1對(duì)P型的絕緣柵型場效應(yīng)晶體管構(gòu)成；構(gòu)成上述觸發(fā)電路的1對(duì)N型絕緣柵型場效應(yīng)晶體管的源層、漏層、及作為上述傳輸門的1對(duì)N型絕緣柵型場效應(yīng)晶體管的源層和漏層都是形成于半導(dǎo)體襯底內(nèi)的雜質(zhì)層；并且，作為上述觸發(fā)電路負(fù)載的1對(duì)P型絕緣柵型場效應(yīng)晶體管的源層(S)和漏層(D)，是用形成于半導(dǎo)體襯底上的第n層(n為2以上的自然數(shù))的P型多晶硅層構(gòu)成，而且，與上述源(S)連接并延伸的上述第n層的P型多晶硅層起著作為用于使上述公共電流通路與上述存儲(chǔ)單元中的每一個(gè)連接的布線，及作為構(gòu)成上述公共電流供給通路一部分的布線的作用；并且，上述1對(duì)位線和上述公共的電流通路一起，是比上述第n層的多晶硅層更上位的導(dǎo)體層；上述1對(duì)位線和作為上述傳輸門的1對(duì)N型絕緣柵型場效應(yīng)晶體管的漏層，是使用第(n－1)層的N型多晶硅層構(gòu)成，并通過第1中繼布線相互連接；并且，完成作為上述布線作用的上述第n層的P型多晶硅層和上述電源線，是通過用第(n－1)層的N型多晶硅層構(gòu)成的第2中繼布線相互連接，因而，在上述公共的電流通路中形成反向二極管；構(gòu)成上述第2中繼布線的上述第(n－1)層的N型多晶硅層的厚度，比完成作為上述布線作用的上述第n層的P型多晶硅層的厚度還要厚；而且，構(gòu)成上述第2中繼布線的上述第(n－1)層的N型多晶硅層的，在形成上述反向二極管區(qū)域的N型雜質(zhì)的厚度方向的濃度分布，在上述反向二極管的結(jié)面附近，為具有象峰那樣的分布。
在SRAM的存儲(chǔ)單元中，位線和電源線都是由鋁等厚導(dǎo)體層構(gòu)成的最上位的布線，而且難以使這些布線直接與晶體管連接。因而，一旦將位線和電源線與由第(N－1)層的厚多晶硅構(gòu)成的中繼布線連接，就可采取將該中繼布線與晶體管連接的結(jié)構(gòu)。因而，使位線和電源線到晶體管的連接構(gòu)造公共化，簡化了制造工藝。
這時(shí)，當(dāng)與位線連接的晶體管的導(dǎo)電型，和與電源線連接的晶體管的導(dǎo)電型不同時(shí)，就可以決定反向二極管介于哪條導(dǎo)線的連接通路之間。但是，因結(jié)面雜質(zhì)濃度分布很陡，使二極管的漏電流增大，因而，即使在這種情況下，也可能供給足夠的電流。
并且，在本發(fā)明的較好的一個(gè)方案中，使用砷(As)，作為構(gòu)成中繼布線的第(n－1)層的N型多晶硅層的N型雜質(zhì)是所希望的。
并且，在本發(fā)明的較好的一個(gè)方案中，向構(gòu)成中繼布線的第(n－1)層的N型多晶硅層離子注入砷時(shí)的加速電壓能量是40Kev～70Kev，而且劑量在3×1015atms/cm2～1×1016atms/cm2的范圍，是所希望的。
并且，在本發(fā)明的較好的一個(gè)方案中，構(gòu)成中繼布線的第(n－1)層的N型多晶硅層厚度在100～200mm范圍，而且，第n層的P型多晶硅層厚度，為構(gòu)成中繼布線的第(n－1)層的N型多晶硅層厚度的一半以下。
為了保持多層布線的平坦性，第n層的P型多晶硅層厚度不可能太厚。另一方面，為了確保加工精度并減少布線電阻，構(gòu)成中繼布線的第(n－1)層的N型多晶硅層厚度不可以太薄。所以，構(gòu)成中繼布線的第(n－1)層的N型多晶硅層厚度，必須是第n層的P型多晶硅層厚度的二倍以上。


圖1A是用于說明本發(fā)明的半導(dǎo)體裝置中使用的，由多晶硅構(gòu)成的PN結(jié)二極管一例的特征圖，圖1B是圖1A的二極管等效電路圖，圖1C是圖1A、圖1B所示二極管的電壓-電流特性圖；圖2是表示由多晶硅構(gòu)成的PN結(jié)二極管的電壓-電流特性隨摻雜劑或其濃度改變而如何改變的圖；圖3是表示離子注入后，在多晶硅層內(nèi)的磷(P)和砷(As)的各自的濃度分布圖；圖4是表示本發(fā)明的半導(dǎo)體裝置的要部構(gòu)成一例的器件剖面圖；圖5～圖12是分別用于說明圖4所示的半導(dǎo)體裝置的制造方法一例的，各工序的每個(gè)器件剖面圖；圖13是表示本發(fā)明的第2實(shí)施例的SRAM要部構(gòu)成圖；圖14是抽出圖13所示的SRAM的要部表示圖；圖15是為說明構(gòu)成SRAM的存儲(chǔ)單元的各層圖；圖16是表示圖13的SRAM一部分構(gòu)造的器件剖面圖；圖17A是為制造圖16所示器件，表示第1工序的器件剖面圖、圖17B是表示第2工序的器件剖面圖、圖17C是表示第3工序的器件剖面圖、圖17D是表示第4工序的器件剖面圖；圖18～圖21是分別表示SRAM的存儲(chǔ)單元的制造工序的每一個(gè)布局圖；圖22是圖21所示工序完成后，沿存儲(chǔ)單元的A-A′線的剖面圖；圖23是圖21的工序完成后，沿存儲(chǔ)單元的B-B′線的剖面圖；圖24是表示多晶硅層的離子注入量(劑量)與薄層電阻之間的關(guān)系圖；圖25是表示多晶硅層的厚度與薄層電阻之間的關(guān)系圖；圖26A是為說明使用于本發(fā)明的半導(dǎo)體裝置的，由多晶硅構(gòu)成的PN結(jié)二極管的另一例的特征圖、圖26B是圖26A的二極管等效電路圖；圖27～圖30是為說明本發(fā)明的半導(dǎo)體裝置的制造方法的另一例各工序的每個(gè)器件剖面圖；以及圖31是表示用圖27～圖30所示的制造方法制造的，具有多層布線的半導(dǎo)體裝置剖面結(jié)構(gòu)的一實(shí)例的圖。
(實(shí)施例1)本發(fā)明的半導(dǎo)體裝置，如1A圖所示，具備由不同導(dǎo)電型的多晶硅層91和92結(jié)合構(gòu)成的PN結(jié)二極管90(參照?qǐng)D1B)。而且，利用該P(yáng)N結(jié)二極管的大漏電流I，從電源向負(fù)載電路供給電流。
P型的多晶硅層91的厚度L1薄，而N型多晶硅層92的厚度L2厚，L1≤(1/2)·L2的關(guān)系成立。并且，結(jié)面附近的雜質(zhì)濃度高，且如圖1A左側(cè)所示，在各自的多晶硅層91和92中，在結(jié)面附近，雜質(zhì)濃度成為象具有峰狀那樣的雜質(zhì)濃度分布。
由于P型多晶硅層91的層厚L1過薄，不可能準(zhǔn)確控制厚度方向的P型雜質(zhì)的濃度分布時(shí)，在結(jié)面附近提高厚的N型多晶硅層92的N型雜質(zhì)濃度，就成為特別重要。
根據(jù)本發(fā)明人的研究，結(jié)面附近雜質(zhì)濃度高，雜質(zhì)濃度梯度很陡時(shí)，多晶硅的結(jié)二極管漏電流就增大。就是，變成了“漏泄二極管”。具有很陡濃度梯度的多晶硅結(jié)二極管的電壓-電流特性示于圖1C。從該圖可以知道，這種二極管，如果使反向電壓，例如從V1增大到V2，表現(xiàn)出漏電流從I1急劇增加到I2的特性。也就是，平常，成為一種擊穿狀態(tài)，在本說明書中，把這種狀態(tài)稱之為“軟擊穿”。
這種依賴于結(jié)面附近雜質(zhì)濃度的漏電流特性，在通常的單晶硅PN結(jié)二極管中是看不到的，可以認(rèn)為是多晶硅的固有特性。
將圖1所示的多晶硅PN結(jié)二極管的電壓-電流特性的實(shí)測值的一例，示于圖2中。
在圖2中，一并畫出作為N型多晶硅層92的N型雜質(zhì)使用磷(P)時(shí)的特性，及使用砷(As)時(shí)的特性。
磷和砷一起，用離子注入法導(dǎo)入多晶硅層內(nèi)。離子注入，對(duì)磷來說在35Kev在的加速電壓能量下進(jìn)行，而對(duì)砷來說在70Kev在的加速電壓能量下進(jìn)行。離子注入時(shí)的劑量，一起使用砷和磷時(shí)，在3×1015atms/cm2、5×1015atms/cm2、1×1016atms/cm2三個(gè)條件下進(jìn)行。
其結(jié)果，可以認(rèn)為，劑量大，漏電流也增大，并且，砷要比磷使漏電流增大的效果高。例如，外加電壓(-0.2V)時(shí)，從圖2可知，作為N型雜質(zhì)，使用砷時(shí)比使用磷時(shí)，流過更多的漏電流(反向電流)。因此，可以知道，作為雜質(zhì)，砷要比磷好。
并且，還可以知道，砷的劑量如果在上述的3×1015atms/cm2～1×1016atms/cm2的范圍內(nèi)，能獲得大反向電流的適當(dāng)穩(wěn)定的特征曲線。劑量如果比3×1015atms/cm2低，多晶硅層的電阻會(huì)急劇增加，由于布線的電壓降變大，就不可能供給足夠的電流。砷的劑量如高于1×1016atms/cm2，離子注入時(shí)間變長，降低了半導(dǎo)體裝置的制造效率。
圖3是表示在40Kev的加速電壓能量下，將砷與磷離子注入多晶硅層，而后，施行900℃，30分鐘熱處理時(shí)，膜厚方向(表面作為基準(zhǔn)時(shí)的深度方向)的雜質(zhì)濃度分布圖。
圖中，虛線表示磷(P)的分布，實(shí)線表示砷(As)的分布。大家都知道，砷在多晶硅層表面附近的濃度高。也就是說，用砷時(shí)，表面附近具有峰狀濃度分布。
這方面，砷比磷質(zhì)量數(shù)大，離子注入深度可以淺，并且擴(kuò)散系數(shù)也是砷小，即使施行熱處理，砷向多晶硅層的擴(kuò)散也比磷的擴(kuò)散更被抑制。
因而，比使用磷作為N型雜質(zhì)時(shí)，可形成具有高濃度且很陡的濃度梯度的PN結(jié)。因而，得到更加漏泄的二極管，因而，在低外加電壓下，也能具有大的反向電流。
由于改善了使用PN結(jié)的反向電流(漏電流)的電源電壓供給能力，所以能夠?qū)崿F(xiàn)具有電力消耗低、可低電壓工作的多晶硅多層布線構(gòu)造的半導(dǎo)體裝置。
并且，在以上的例中，描述了有關(guān)提高厚N型多晶硅層92的結(jié)面附近的雜質(zhì)濃度的情況，然而，同樣也能提高薄P型多晶硅層91結(jié)面附近的雜質(zhì)濃度，而更加增大漏電流。
作為離子注入時(shí)的P型摻雜劑，與硼(B)相比，使用二氟化硼(BF2)是所希望的。二氟化硼(BF2)質(zhì)量數(shù)大，與砷(As)同樣，因?yàn)橄蚪Y(jié)面附近集中離子注入變得更容易。
(實(shí)施例2)本發(fā)明的半導(dǎo)體裝置的第2實(shí)施例的要部構(gòu)成示于圖4。
本半導(dǎo)體裝置由單晶半導(dǎo)體襯底100、絕緣膜110、N+型第1多晶硅層120、第1層間絕緣膜132、P+型第2多晶硅層130、第2多晶硅層140、電源電壓(VDD)供給用的鋁(Al)電極150、及負(fù)載電路200a與200b構(gòu)成。
N+型第1多晶硅層120，其膜厚例如約為100～200nm，例如為100nm。并且，如圖4的左側(cè)所示，在第1多晶硅層120表面附近，提高了砷(As)的濃度。在圖4中，標(biāo)號(hào)134表示砷濃度高的區(qū)域。在4圖中，第1多晶硅層120中，用粗點(diǎn)線描繪砷濃度高的區(qū)域134。
P+型第2多晶硅層130的膜厚約為20～40nm，例如30nm。
負(fù)載電路200a、200b與P+型第2多晶硅層130連接。
電流IK流經(jīng)鋁(Al)電極150、第1多晶硅層120、PN結(jié)二極管90、及第2多晶硅層130。負(fù)載電路200a、200b分別供給電流I3、I4。
鋁(Al)電極150，不能直接與P+型第2多晶硅層130連接。這是由于P+型第2多晶硅層130太薄，如為形成接觸而進(jìn)行層間絕緣膜的蝕刻時(shí)，第2多晶硅層130也要受蝕刻，于是第2多晶硅層130本身會(huì)產(chǎn)生穿通孔。
本實(shí)施例的情況下，正如實(shí)施例1說明的那樣，反向二極管90的漏電流大，因而，能夠向負(fù)載電路200a、200b供給足夠的電流。
接著，用圖5～圖12，說明圖4構(gòu)造的制造方法。
(工序1)首先，如圖5所示，使半導(dǎo)體襯底100的表面熱氧化，并形成氧化膜，接著，形成非摻雜的第1多晶硅層120。第1多晶硅層120的厚度約100nm～200nm，例如為100nm。氧化膜110也可以用CVD法形成。
(工序2)接著，如圖6所示，將砷(As)離子注入到非摻雜的第1多晶硅層120。離子注入時(shí)的加速電壓能量在40Kev～70Kev的范圍，且劑量為3×1015atms/cm2～1×1016atms/cm2的范圍。這時(shí)，第1多晶硅層120表面附近的砷濃度被提高。
(工序3)接著，如圖7所示是，將第1多晶硅層120刻成圖形。隨后，通過使SiH4與O2反應(yīng)的CVD方法，形成約20～30nm膜厚構(gòu)成的層間絕緣膜135。
此后，用各向異性干式蝕刻方法，選擇性除去層間絕緣膜135的一部分，形成開口部136。因而，使第1多晶硅層120的表面一部分露出。
(工序4)接著，如圖8所示，形成非摻雜的第2多晶硅層130。第2多晶硅層130的厚度約20～40nm，例如為30nm。
(工序5)接著，如圖9所示，在第2多晶硅層130的整個(gè)面上，離子注入二氟化硼(BF2)。離子注入的加速電壓能量是30～40Kev，劑量約是1×1014atms/cm2～1×1015atms/cm2。
(工序6)接著，如圖10所示，將第2多晶硅層130刻成圖形。
(工序7)接著，如圖11所示，形成第2層間絕緣膜140。
(工序8)接著，如圖12所示，形成貫通第1層間絕緣膜130和第2層間絕緣膜140一部分的開口部142，使第1多晶硅層120表面的一部分露出。
(工序9)隨后，如圖4，形成鋁電極150。而后，將負(fù)載電路200a、200b連接到第2多晶硅層130，于是完成半導(dǎo)體器件。
(實(shí)施例3)使用圖13～圖23，說明有關(guān)本發(fā)明一實(shí)施例的SRAM。
(SRAM的構(gòu)成)如圖13所示，本實(shí)施例的SRAM的一個(gè)存儲(chǔ)單元，由構(gòu)成觸發(fā)電路的2個(gè)NMOS晶體管(N1～N2n)、構(gòu)成觸發(fā)電路的負(fù)載的2個(gè)PMOS晶體管(P1～P2n)、及構(gòu)成傳輸門的2個(gè)NMOS晶體管(T1～T2n)構(gòu)成。
構(gòu)成傳輸門的各NMOS晶體管(T1～T2n)的門與公共的字線WL連接。并且，構(gòu)成傳輸門NMOS晶體管(T1～T2n)的漏分別與對(duì)應(yīng)的位線(BL1～BL2n)連接。
各存儲(chǔ)單元M1～Mn，從電源線200，通過中繼布線L3、公共的電源供給用布線L4，接受電流(IB1～I(xiàn)Bn)的供給。反向二極管91介于中繼布線L3與公共電源供給用布線L4之間。
位線(BL1～BL2n)和電源線200由鋁(Al)制成。
(存儲(chǔ)單元與電流供給通路的具體構(gòu)成)在圖14中，更詳細(xì)的表示出圖13中存儲(chǔ)單元(M1)的一部分，向該存儲(chǔ)單元(M1)的電流供給通路的構(gòu)成。
通過中繼布線(L3)，連接作為觸發(fā)電路負(fù)載的PMOS晶體管(P2)的源與公共布線(L4)，及電源線200。
PMOS晶體管(P2)的源(S)和公共布線(L4)由P+型的第4層多晶硅構(gòu)成，中繼布線(L3)由N+型的第3層多晶硅構(gòu)成。因而，公共布線(L4)，在與中繼布線(L3)的連接點(diǎn)，形成反向二極管91。
另一方面，同樣，通過中繼布線(L2)，連接位線(BL2)和構(gòu)成傳輸門的NMOS晶體管(T2)的漏(L1)。NMOS晶體管(T2)的漏(L1)由在半導(dǎo)體襯底中形成的N+擴(kuò)散層構(gòu)成，中繼布線(L2)由N+型的第3層多晶硅形成。
應(yīng)注意的是，將由鋁構(gòu)成的位線(BL2)與NMOS晶體管(T2)，經(jīng)由“第3層多晶硅構(gòu)成的中繼布線(L2)”，進(jìn)行連接，同樣，將鋁構(gòu)成的電源線200和P MOS晶體管(P2)，經(jīng)由“第3層多晶硅構(gòu)成的中繼布線(L2)”，進(jìn)行連接。就是說，使鋁布線和晶體管的連接構(gòu)造(在圖4中，由標(biāo)號(hào)K1、K2所示處的構(gòu)造)公共化，通過這種構(gòu)造的公共化，而簡化了制造工藝。
然而，起因于這種構(gòu)造的公共化，形成了上述的不必要的反向二極管91。因而，使該反向二極管91的漏電流Ix增大，能把足夠的電流供給各存儲(chǔ)單元。但是，僅僅為了使該反向二極管91的漏電流Ix增大而另外增加工序，而使SRAM的制造工藝復(fù)雜化，是不可取的。因此，在本實(shí)施例中，利用實(shí)施例1和實(shí)施例2說明過的構(gòu)造，不會(huì)導(dǎo)致制造工藝復(fù)雜化，卻可使反向二極管91的漏電流Ix增大。如果采用本發(fā)明的構(gòu)造，漏電流Ix就變?yōu)?×10-11～1×10-12(A)量級(jí)。這種電流量，對(duì)將必要的電流供給與一條字線連接的多個(gè)存儲(chǔ)單元，是足夠的量。
(存儲(chǔ)單元要部的制造工藝)本實(shí)施例的一個(gè)存儲(chǔ)單元，是由什么樣的層構(gòu)成示于圖15中。在圖15中，“G”表示柵、“S”表示源及“D”表示漏。并且，在圖15中，為了更容易理解下述的制造工藝，對(duì)必要的部分，給予新標(biāo)號(hào)。
利用圖16和圖17A～圖17D來說明圖15的負(fù)載PMOS晶體管(P2)、公共布線(L4)、及中繼布線(L3)的制造工藝。
負(fù)載PMOS晶體管(P2)、公共布線(L4)、及中繼布線(L3)作為半導(dǎo)體裝置的構(gòu)造示于圖16。圖中，標(biāo)號(hào)207成為負(fù)載PMOS晶體管(P2)的柵(G)，是第3層多晶硅層。標(biāo)號(hào)137、139是層間絕緣膜。另外，在圖16中，還省略了第1、第2層的多晶硅層。
圖16的構(gòu)造，經(jīng)過圖17A～圖17D所示的工序而形成。
(工序1)首先，如圖17所示，在層間絕緣膜137上形成的非摻雜的第3層多晶硅層(L3和207)上，進(jìn)行離子注入砷(As)。
多晶硅層(L3和207)的厚度約為100～200nm，例如100nm。
并且，離子注入時(shí)的加速電壓能量在40Kev～70Kev的范圍內(nèi)，且劑量在3×1015atms/cm2～1×1016atms/cm2的范圍。因而，提高了多晶硅層(L3和207)表面附近的砷濃度。
另一方面，為了也將第3層多晶硅作為布線層使用起見，通過上述的離子注入，必須使第3層多晶硅降低電阻到作為布線能夠使用的程度。在圖24中，示出了注入多晶硅的劑量與薄層電阻的相關(guān)的關(guān)系。對(duì)作為布線使用而言，薄層電阻在0.2KΩ以下是所希望的。因而，由圖24的數(shù)據(jù)可見，注入多晶硅的砷(As)的劑量在3×1015atms/cm2以上是所希望的。并且，劑量如超過1×1016atms/cm2，因離子注入時(shí)長，而且，離子注入損傷也增大，所以劑量在1×1016atms/cm2以下是所希望的。
并且，在圖25中，還示出了多晶硅層厚度與薄層電阻的關(guān)系。當(dāng)劑量為3×1015atms/cm2時(shí)，多晶硅厚度約為10nm，可以知道，薄層電阻成為0.2KΩ以下。
(工序2)接著，如圖17B所示，在多晶硅層(L3和207)上形成約20～30nm的膜厚構(gòu)成的層間絕緣膜147。然后，在層間絕緣膜147的一部分上形成部149。
(工序3)接著，如圖17C所示，形成由約20～40nm的膜厚構(gòu)成的非摻雜的第4層多晶硅層167。隨后，在多晶硅層167整個(gè)面上注入磷離子。加速電壓能量約為30Kev～40Kev，且劑量約為1×1012atms/cm2～5×1013atms/cm2。
(工序4)
接著，如圖17D所示，涂布光刻膠，使用光刻技術(shù)加工光刻膠，并形成掩模169a、169b。掩模169a是在負(fù)載PMOS晶體管(P2)的溝道形成區(qū)域上形成的。
而且，用離子注入法，在30Kev～40Kev，1×1014atms/cm2～1×1015atms/cm2的條件下，選擇性地將BF2注入多晶硅層167。由此，形成負(fù)載PMOS晶體管(P2)的源區(qū)(S)和漏區(qū)(D)以及布線區(qū)域。
(工序5)此后，剝離用作離子注入掩模的光刻膠，形成最終保護(hù)膜139，再在該最終保護(hù)膜139的一部分上形成接觸孔，接著，形成電源(VDD)布線200。于是完成圖16的構(gòu)造。
(存儲(chǔ)單元制造工藝的具體例)圖15所示的一個(gè)存儲(chǔ)單元，用圖18～圖21來說明是如何制造的。
(工序1)如圖18所示，在半導(dǎo)體襯底上，由多晶硅形成絕緣柵(G)，把該柵(G)和場氧化膜(記作LOCOS)作為掩模，通過離子注入法導(dǎo)人雜質(zhì)，而形成NMOS晶體管N1、N2、T1、T2的各個(gè)源(S)及漏(D)。在圖18中，標(biāo)號(hào)1～5和標(biāo)號(hào)7及8表示通孔。
(工序2)如圖19所示，形成由第2層多晶硅層構(gòu)成的字線(WL)和由同一第2層多晶硅層構(gòu)成的VSS(GND)線202。
(工序3)如圖20所示，形成第3層多晶硅層和第4層多晶硅層，采用用圖17A～圖17D說明的方法，形成負(fù)載PMOS晶體管(TFT)P1和P2。在圖20中，標(biāo)號(hào)5與5′表示通孔。并且，標(biāo)號(hào)6與6′也表示通孔。
(工序4)接著，如圖21所示，形成由鋁構(gòu)成的位線BL1和BL2。
圖21的工序完成后的存儲(chǔ)單元的剖面構(gòu)造示于圖22和圖23。圖22是沿圖21的存儲(chǔ)單元的A-A′線的剖面圖。并且，圖23是沿圖21的存儲(chǔ)單元的B-B′線的剖面圖。由圖22與圖23可見，本實(shí)施例的SRAM，具有用4層多晶硅布線和2層鋁布線的6層布線的構(gòu)造。
如圖22和圖23所示，NMOS晶體管T2的源和漏層(50、51)，都形成于P型阱區(qū)域510內(nèi)。P型阱區(qū)域510形成于半導(dǎo)體襯底500內(nèi)。并且，NMOS晶體管T2的柵520a由第1層多晶硅構(gòu)成。而且，標(biāo)號(hào)520b與520c分別是由第1層多晶硅層構(gòu)成的布線。
并且，標(biāo)號(hào)530a、530b、530c、530d分別是第2層多晶硅層；標(biāo)號(hào)540a、540b、540c、540d、540e分別是第3層多晶硅層；標(biāo)號(hào)550a、550b、550c是第4層多晶硅層。并且，標(biāo)號(hào)320、605、610是層間絕緣膜；標(biāo)號(hào)204是構(gòu)成位線(BL1)的第1層鋁布線，標(biāo)號(hào)206是構(gòu)成位線(BL2)的第1層鋁布線，標(biāo)號(hào)300是第二層鋁布線。并且，標(biāo)號(hào)400是最終保護(hù)膜。并且，在圖23中，“THA”表示用于使第3層多晶硅層540a與擴(kuò)散層連接的通孔。
如圖22所示，成為觸發(fā)電路負(fù)載的PMOS晶體管P2的源層與漏層形成于第4層的極薄多晶硅層550b中。并且，用標(biāo)號(hào)540表示的第3多晶硅層為PMOS晶體管P2的柵電極。
(實(shí)施例4)有效地增大由多晶硅構(gòu)成的PN結(jié)二極管漏電流的另一種構(gòu)造，表示于圖26A中。
圖26A的PN結(jié)二極管，把非結(jié)晶層750，設(shè)置在N型層93中的PN結(jié)面附近，是打算增大漏電流。具有這種構(gòu)造的二極管95，PN結(jié)面的結(jié)晶特性會(huì)惡化，因而，如圖26B所示，有流過大漏電流(反向電流)IR這樣的特性。
下面說明如圖26A的這種多晶硅層構(gòu)成的PN結(jié)二極管的制造方法的一個(gè)例子。
(工序1)如圖27所示，在半導(dǎo)體襯底1000上形成絕緣膜1100，在該絕緣膜1100上又形成多晶硅層1200。接著，形成層間絕緣膜1300，隨后，形成由光刻膠構(gòu)成的掩模1400。接著，用1×1015atms/cm2以上的劑量，將氬(Ar)離子注入多晶硅層1200的一部分中。通過此次離子注入，造成多晶硅的結(jié)晶構(gòu)造損傷，而形成連續(xù)的非結(jié)晶層1450。
還有，離子注入的離子，不限于氬，劑量如果在1×1015atms/cm2以上，即使用氪等的稀有氣體離子，或者氧、碳、氮的離子注入，也能達(dá)到同樣的效果。通過這些離子注入所形成的非結(jié)晶層1450的再結(jié)晶化速度慢，因而即使在離子注入后施行熱處理，非結(jié)晶1450層也能長期保持，因而適用于增大漏電流。并且，即使使用砷等的質(zhì)量數(shù)大的離子注入，劑量只要在1×1015atms/cm2以上，預(yù)期也能有同樣的效果。
(工序2)接著，如圖28所示，除去層間絕緣膜1300的一部分，設(shè)置開口部1500。
(工序3)接著，如圖29所示，在層間絕緣膜1300上，形成非摻雜的多晶硅層1600，并刻成圖形。隨后，對(duì)多晶硅層1600，進(jìn)行選擇性離子注入二氟化硼(BF2)，形成P型層。此P型層成為薄膜晶體管(TFT)的源層與漏層或布線層。
(工序4)接著，形成最終保護(hù)膜1800，除去該最終保護(hù)膜1800的一部分，形成接觸孔。而且，形成鋁電極1700。
根據(jù)以上的本實(shí)施例的方法，可以獲得如圖31所示的，具有與圖16的構(gòu)造相同的多層布線構(gòu)造的半導(dǎo)體裝置。
權(quán)利要求
1.一種半導(dǎo)體裝置具有由有規(guī)定厚度的第1導(dǎo)電型的第1多晶硅層，和與上述第1多晶硅層連接，而且比上述第1多晶硅層厚度還要薄的第2導(dǎo)電型的第2多晶硅層構(gòu)成的PN結(jié)二極管，其特征是，上述第1多晶硅層內(nèi)的第1導(dǎo)電型雜質(zhì)的厚度方向的濃度分布，在上述第2多晶硅的結(jié)面附近為具有峰狀那樣的分布。
2.一種半導(dǎo)體裝置，具備在半導(dǎo)體襯底上設(shè)置的第1絕緣層、在上述第1絕緣層上形成的，具有規(guī)定厚度的N型的第1多晶硅層、在上述第1多晶硅層上形成，而且在其一部分上設(shè)置開口部的第2絕緣層、在上述第2絕緣層上形成，且通過上述開口部與上述第1多晶硅層連接的，比上述第1多晶硅層還要薄的P型的第2多晶硅層、在上述第2多晶硅層上形成的第3絕緣層、在上述第3絕緣層上形成，且通過貫通上述第2和第3絕緣層所形成的開口部，與上述第1多晶硅層連接的導(dǎo)體層、與上述第2多晶硅層電連接的負(fù)載電路；其特征在于上述第1多晶硅層內(nèi)的N型雜質(zhì)的厚度方向的濃度分布，在與上述第2多晶硅層的結(jié)面附近，成為具有峰狀的分布；從上述導(dǎo)體層，經(jīng)由用上述第1和第2多晶硅層構(gòu)成的反向結(jié)二極管，將電流供給上述負(fù)載電路。
3.根據(jù)權(quán)利要求2的半導(dǎo)體裝置，其特征是，上述第1多晶硅層的上述N型雜質(zhì)是用離子注入法導(dǎo)人的砷(As)。
4.一種半導(dǎo)體裝置的制造方法，其特征是，具有在半導(dǎo)體襯底上形成第1絕緣層的工序、在上述第1絕緣層上形成具有規(guī)定厚度的非摻雜的第1多晶硅層的工序、用離子注入法將N型雜質(zhì)導(dǎo)人上述第1多晶硅層內(nèi)以使上述第1多晶硅層內(nèi)雜質(zhì)的厚度方向的濃度分布在上述第1多晶硅層的表面附近為具有峰狀那樣的分布的工序、在上述第1多晶硅層上形成第2絕緣層的工序、在上述第2絕緣層的一部分上形成開口部，使上述第1多晶硅層的表面一部分露出的工序、在上述第2絕緣層上，通過上述開口部，與上述第1多晶硅層連接，并形成比上述第1多晶硅層還要薄，而且為P型的第2多晶硅層的工序、在上述第2多晶硅層上形成第3絕緣層的工序、形成貫通上述第2和第3絕緣層的開口部，使上述第2多晶硅層的表面露出的工序；以及在上述第3絕緣層上，通過貫通上述第2和第3絕緣層的開口部，形成與上述第1多晶硅層連接的導(dǎo)體層的工序。
5.根據(jù)權(quán)利要求4的半導(dǎo)體裝置的制造方法，其特征是，上述第1多晶硅層的厚度約在100nm～200nm，在上述第1多晶硅層中，離子注入砷(As)時(shí)的加速電壓能量為40Kev～70Kev，而且劑量為3×1015atms/cm2～1×1016atms/cm2的范圍。
6.一種半導(dǎo)體裝置，其特征是，具有半導(dǎo)體襯底上設(shè)置的第1絕緣層、在上述第1絕緣層上形成，具有規(guī)定厚度，且其表面的一部分選擇性地成為非結(jié)晶狀態(tài)的N型的第1多晶硅層、在上述第1多晶硅層上形成，且在與上述第1多晶硅層的成為上述非結(jié)晶狀態(tài)的區(qū)域?qū)?yīng)處設(shè)置開口部的第2絕緣層、在上述第2絕緣層上形成，且通過上述開口部與上述第1多晶硅層連接，比上述第1多晶硅層還要薄的P型的第2多晶硅層、在上述第2多晶硅層上形成的第3絕緣層、在上述第3絕緣層上形成，且通過貫通上述第2和第3絕緣層所形成的開口部與上述第1多晶硅層連接的導(dǎo)體層、與上述第2多晶硅層電連接的負(fù)載電路；以及從上述導(dǎo)體層，經(jīng)由用上述第1和第2多晶硅層構(gòu)成的反向結(jié)二極管，將電流供給上述負(fù)載電路。
7.一種半導(dǎo)體裝置的制造方法，其特征是，具有在半導(dǎo)體襯底上形成第1絕緣層的工序、在上述第1絕緣層上形成具有規(guī)定厚度的第1多晶硅層的工序、在上述第1多晶硅層上形成第2絕緣層的工序、通過上述第2絕緣層，向上述第1多晶硅層選擇性地進(jìn)行離子注入，使其離子注入?yún)^(qū)域成為非結(jié)晶狀態(tài)的工序、在上述第2絕緣層的，與上述第1多晶硅層的離子注入?yún)^(qū)域?qū)?yīng)的部分形成開口部，使上述第1多晶硅層的成為非結(jié)晶狀態(tài)的表面露出的工序、在上述第2絕緣層上，通過上述開口部與上述第1多晶硅層連接，形成比上述第1多晶硅層還要薄，而且為P型的第2多晶硅層的工序、在上述第2多晶硅層上，形成第3絕緣層的工序、形成貫通上述第2和第3絕緣層的開口部，使上述第1多晶硅層的表面一部分露出的工序；以及在上述第3絕緣層上，通過貫通上述第2和第3絕緣層的開口部，形成與上述第1多晶硅層連接的導(dǎo)體層的工序。
8.根據(jù)權(quán)利要求7的半導(dǎo)體裝置的制造方法，其特征是，向上述第1多晶硅層的上述離子注入劑量是1×1015atms/cm2以上。
9.一種半導(dǎo)體裝置，其特征是，具有許多對(duì)的位線、在各自的1對(duì)位線間連接，而且用公共字線驅(qū)動(dòng)的多個(gè)存儲(chǔ)單元、用于向上述多個(gè)存儲(chǔ)單元供給電流的公共電流通路、介于上述公共電流通路之間的反向二極管；以及上述反向二極管是連接不同導(dǎo)電型的多晶硅構(gòu)成的結(jié)二極管。
10.根據(jù)權(quán)利要求9的半導(dǎo)體裝置，其特征是，上述反向二極管是由有規(guī)定厚度的第1導(dǎo)電型的第1多晶硅層，以及與上述第1多晶硅層連接，而且用比上述第1多晶硅層還要薄的第2導(dǎo)電型的第2多晶硅層構(gòu)成；上述第1多晶硅層內(nèi)的第1導(dǎo)電型雜質(zhì)的厚度方向的濃度分布，在與上述第2多晶硅的結(jié)面附近，為具有峰狀那樣的分布。
11.一種半導(dǎo)體裝置，具有許多對(duì)的位線、在各自的1對(duì)位線間連接，而且用公共字線驅(qū)動(dòng)的多個(gè)存儲(chǔ)單元、用于向上述多個(gè)存儲(chǔ)單元進(jìn)行電源電壓供給的電源線、與上述電源線連接，用于向上述多個(gè)存儲(chǔ)單元供給電流的公共電流通路、介于上述公共電流通路之間的反向二極管、和將上述存儲(chǔ)單元分別與上述公共電流通路連接的布線層；其特征是，上述一個(gè)存儲(chǔ)單元是由構(gòu)成觸發(fā)電路的1對(duì)N型的絕緣柵型場效應(yīng)晶體管、設(shè)置在上述的觸發(fā)電路的各自的二個(gè)輸出端與各自的1對(duì)位線之間的，成為傳輸門的1對(duì)N型的絕緣柵型場效應(yīng)晶體管、上述觸發(fā)電路的輸出端與成為上述傳輸門的絕緣柵型場效應(yīng)晶體管的公共連接點(diǎn)，和成為設(shè)置在電源線之間的上述觸發(fā)電路負(fù)載的1對(duì)P型的絕緣柵型場效應(yīng)晶體管而構(gòu)成；構(gòu)成上述觸發(fā)電路的1對(duì)N型的絕緣柵型場效應(yīng)晶體管的源層、漏層及成為上述傳輸門的1對(duì)N型的絕緣柵型場效應(yīng)晶體管的源層和漏層，都是形成于半導(dǎo)體襯底內(nèi)的雜質(zhì)層；并且，成為上述觸發(fā)電路負(fù)載的1對(duì)P型的絕緣柵型場效應(yīng)晶體管的源(S)和漏(D)是由形成于半導(dǎo)體襯底上的第n層(n為2以上的自然數(shù))的P型多晶硅層構(gòu)成，而且，與上述源(S)連接并延伸的上述第n層的P型多晶硅層，完成作為將上述存儲(chǔ)單元分別與上述公共的電流通路連接的布線，及作為構(gòu)成上述公共電流供給通路一部分的布線的作用；并且，上述的1對(duì)位線和上述公共的電流通路都是比第n層的多晶硅層還要上位的導(dǎo)體層；上述的1對(duì)位線及成為上述傳輸門的1對(duì)N型的絕緣柵型場效應(yīng)晶體管的漏層，是通過用第(n－1)層的N型多晶硅層構(gòu)成的第1中繼布線相互連接；并且，完成上述布線作用的上述第n層的P型多晶硅層與上述電源線，是通過用第(n－1)層的N型多晶硅層構(gòu)成的第2中繼布線相互連接，因而，在上述公共的電流通路中，形成反向二極管；構(gòu)成上述第2中繼布線的上述第(n－1)層的N型多晶硅層的厚度，比完成上述布線作用的上述第n層的P型多晶硅層的厚度還要厚；而且，構(gòu)成上述第2中繼布線的上述第(n－1)層的N型多晶硅層的，在形成上述反向二極管的區(qū)域的N型雜質(zhì)的厚度方向的濃度分布，在上述反向二極管的結(jié)面附近，為具有峰狀那樣的分布。
12.根據(jù)權(quán)利要求11的半導(dǎo)體裝置，其特征是，構(gòu)成上述第2中繼布線的上述第(n－1)層的N型多晶硅層的上述N型雜質(zhì)是用離子注入法導(dǎo)人的砷(As)。
13.根據(jù)權(quán)利要求12的半導(dǎo)體裝置，其特征是，將砷(As)離子注入構(gòu)成上述第2中繼布線的上述第(n－1)層的N型多晶硅層內(nèi)時(shí)的加速電壓能量為40Kev～70Kev，而且劑量為3×1015atms/cm2～1×1016atms/cm2的范圍。
14.根據(jù)權(quán)利要求13的半導(dǎo)體裝置，其特征是，構(gòu)成上述第2中繼布線的上述第(n－1)層的N型多晶硅層的厚度在100～200nm的范圍，并且，完成上述布線作用的上述第n層的P型多晶硅層的厚度，為構(gòu)成上述第2中繼布線的上述第(n－1)層的N型多晶硅層的厚度的一半以下。
全文摘要
在將薄膜多晶硅，既作為布線，也作為TFT(ThinFilm Transistor)構(gòu)成要素使用的微細(xì)半導(dǎo)體裝置中，當(dāng)反向結(jié)二極管介于由多晶硅構(gòu)成的電流通路之間時(shí)，不需增加特別工序，就可使其反向二極管的漏電流增大，并確保必要的電流供給能力。漏電流的增大，或者是通過將由多晶硅構(gòu)成的二極管的PN結(jié)面的濃度梯度做成很陡，或者是使結(jié)面附近非結(jié)晶化而實(shí)現(xiàn)的。例如，作為大規(guī)模的SRAM的存儲(chǔ)單元，作為觸發(fā)電路的負(fù)載，而使用由薄膜多晶硅構(gòu)成的TFT型單元時(shí)，可經(jīng)由反向二極管，向許多存儲(chǔ)單元，供給足夠的電流。因此，可以實(shí)現(xiàn)超高集成度的存儲(chǔ)器IC。
文檔編號(hào)H01L27/11GK1150866SQ96190349
公開日1997年5月28日 申請(qǐng)日期1996年4月17日 優(yōu)先權(quán)日1995年4月17日
發(fā)明者東野徹 申請(qǐng)人:精工愛普生株式會(huì)社